Apuntes_FAC___S4L1___Lógica_Secuencial___2023_S2.pdf

Lógica Secuencial Chavarrı́aZamora, Luis Alberto Introducción Repaso Diseño con Lógica Secuencial Latches y Flip-Flops Latch SR Lógica Secuencial Lección 6 Luis Alberto Chavarrı́a Zamora Latch D Flip-Flop D Registros Conceptos de Flip-Flop CE1107 Fundamentos de Arquitectura de Computadores...

Lógica Secuencial Chavarrı́aZamora, Luis Alberto Introducción Repaso Diseño con Lógica Secuencial Latches y Flip-Flops Latch SR Lógica Secuencial Lección 6 Luis Alberto Chavarrı́a Zamora Latch D Flip-Flop D Registros Conceptos de Flip-Flop CE1107 Fundamentos de Arquitectura de Computadores Área de Ingenierı́a en Computadores Tecnológico de Costa Rica Referencia Chavarrı́a-Zamora, Luis Alberto II Semestre, 2023 17 de agosto de 2023 Lógica Secuencial 1/ 22 Lógica Secuencial Contenido Chavarrı́aZamora, Luis Alberto Introducción 1 Introducción Repaso Diseño con Lógica Secuencial Latches y Flip-Flops Latch SR Latch D Flip-Flop D 2 Repaso 3 Diseño con Lógica Secuencial Latches y Flip-Flops Latch SR Latch D Flip-Flop D Registros Conceptos de Flip-Flop Referencia Registros 4 Conceptos de Flip-Flop 5 Referencia Chavarrı́a-Zamora, Luis Alberto Lógica Secuencial 2/ 22 Lógica Secuencial Retrieval Chavarrı́aZamora, Luis Alberto Introducción Repaso Diseño con Lógica Secuencial Latches y Flip-Flops Latch SR Latch D Flip-Flop D Registros Conceptos de Flip-Flop Quote: ”The combined results of several people working together is often much more effective than could be that of an individual scientist working alone.- John Bardeen. Referencia Chavarrı́a-Zamora, Luis Alberto Lógica Secuencial 3/ 22 Lógica Secuencial Repaso Chavarrı́aZamora, Luis Alberto Introducción Repaso Diseño con Lógica Secuencial Repaso ¿Qué hemos visto hasta ahora? Latches y Flip-Flops Latch SR Latch D Flip-Flop D Registros Conceptos de Flip-Flop Referencia Chavarrı́a-Zamora, Luis Alberto Lógica Secuencial 4/ 22 Lógica Secuencial Repaso Chavarrı́aZamora, Luis Alberto Introducción Repaso Diseño con Lógica Secuencial Repaso ¿Qué hemos visto hasta ahora? Latches y Flip-Flops Latch SR Latch D Flip-Flop D Registros Conceptos de Flip-Flop Referencia Temas • Decodificadores. • Sincronizadores. • tpd y tcd. • Glitches o fallos. Chavarrı́a-Zamora, Luis Alberto Lógica Secuencial 5/ 22 Lógica Secuencial Diseño con Lógica Secuencial Chavarrı́aZamora, Luis Alberto Introducción Repaso ¿Cuál es la diferencia entre lógica combinacional y secuencial? Diseño con Lógica Secuencial Latches y Flip-Flops Latch SR Latch D Flip-Flop D Registros Conceptos de Flip-Flop Referencia Chavarrı́a-Zamora, Luis Alberto Lógica Secuencial 6/ 22 Lógica Secuencial Diseño con Lógica Secuencial Chavarrı́aZamora, Luis Alberto Introducción Repaso Diseño con Lógica Secuencial Latches y Flip-Flops Latch SR Latch D Flip-Flop D Registros Conceptos de Flip-Flop Referencia ¿Cuál es la diferencia entre lógica combinacional y secuencial? La lógica secuencial tiene memoria (depende de entradas anteriores y actuales). La lógica secuencial podrı́a recordar explı́citamente ciertas entradas anteriores o aún podrı́a destilar las entradas anteriores en una cantidad más pequeña de información llamada estado del sistema El estado de un circuito secuencial digital es un conjunto de bits llamados variables de estado que contienen toda la información sobre el pasado necesaria para explicar el comportamiento futuro del circuito. Chavarrı́a-Zamora, Luis Alberto Lógica Secuencial 7/ 22 Lógica Secuencial Diseño con Lógica Secuencial Chavarrı́aZamora, Luis Alberto Introducción Repaso Diseño con Lógica Secuencial Latches y Flip-Flops Latch SR Latch D Flip-Flop D Registros Conceptos de Flip-Flop Latches y Flip-Flops El bloque de construcción fundamental de la memoria es un elemento biestable, un elemento con dos estados estables. En la siguiente figura, a la izquierda se muestra un elemento biestable simple que consta de un par de inversores conectados en un bucle. En la figura en la derecha se muestra el mismo circuito redibujado para enfatizar la simetrı́a. Los inversores tienen acoplamiento cruzado, lo que significa que la entrada de I1 es la salida de I2 y viceversa. Referencia Chavarrı́a-Zamora, Luis Alberto Figura 1: Circuito Metaestable Lógica Secuencial 8/ 22 Lógica Secuencial Chavarrı́aZamora, Luis Alberto Diseño con Lógica Secuencial Latches y Flip-Flops Introducción Repaso Diseño con Lógica Secuencial Latches y Flip-Flops Latch SR Latch D Flip-Flop D Figura 2: Circuito con caso 0, Q=0. Registros Conceptos de Flip-Flop Referencia Chavarrı́a-Zamora, Luis Alberto Figura 3: Circuito con caso 1, Q=1. Lógica Secuencial 9/ 22 Lógica Secuencial Diseño con Lógica Secuencial Chavarrı́aZamora, Luis Alberto Latches y Flip-Flops Introducción Repaso Diseño con Lógica Secuencial Latches y Flip-Flops Latch SR Latch D Flip-Flop D Registros Conceptos de Flip-Flop Referencia Debido a que los inversores de acoplamiento cruzado tienen dos estados estables, Q = 0 y Q = 1, se dice que el circuito es biestable. Sin embargo, el circuito tiene un tercer estado posible con ambas salidas aproximadamente a la mitad entre 0 y 1, esto se llama un estado metaestable. Por esto, el circuito, cada vez se enciende puede tener una salida diferente. Aunque los inversores de acoplamiento cruzado pueden almacenar un poco de información, no son prácticos porque el usuario no tiene entradas para controlar el estado. Sin embargo, otros elementos biestables, como latch y flip-flops, proporcionan entradas para controlar el valor de la variable de estado. Chavarrı́a-Zamora, Luis Alberto Lógica Secuencial 10/ 22 Lógica Secuencial Diseño con Lógica Secuencial Chavarrı́aZamora, Luis Alberto Introducción Repaso Diseño con Lógica Secuencial Latches y Flip-Flops Latch SR Latch D Flip-Flop D Registros Latches y Flip-Flops: Latch SR Uno de los circuitos secuenciales más simples es el latch SR, que es compuesto por dos compuertas NOR de acoplamiento cruzado, como se muestra en la siguiente figura. El latch tiene dos entradas, S y R, y dos salidas, Q y Q̄ El latch SR es similar a los inversores de acoplamiento cruzado, pero su estado puede controlarse a través de las entradas S y R, que configuran y restablecen el Q de salida. Conceptos de Flip-Flop Referencia Chavarrı́a-Zamora, Luis Alberto Figura 4: Latch SR. Lógica Secuencial 11/ 22 Lógica Secuencial Diseño con Lógica Secuencial Chavarrı́aZamora, Luis Alberto Latches y Flip-Flops: Latch SR Introducción Repaso Diseño con Lógica Secuencial Latches y Flip-Flops Latch SR Latch D Flip-Flop D Registros Conceptos de Flip-Flop Referencia Este circuito funciona con cuatro casos: • Caso 1: R = 1, S = 0. N1 ve al menos una entrada VERDADERA, R, por lo que produce una salida FALSA en Q. N2 ve tanto Q como S FALSO, por lo que produce una salida VERDADERA en Q. • Caso 2: R = 0, S = 1. N1 recibe entradas de 0 y Q. Debido a que todavı́a no se conoce Q, no se puede determinar la salida Q. N2 recibe al menos una entrada VERDADERA, S, por lo que produce una salida FALSA en Q. Ahora se revisa N1, sabiendo que ambas entradas son FALSAS, por lo que la salida Q es VERDADERA. Chavarrı́a-Zamora, Luis Alberto Lógica Secuencial 12/ 22 Lógica Secuencial Diseño con Lógica Secuencial Chavarrı́aZamora, Luis Alberto Introducción Repaso Diseño con Lógica Secuencial Latches y Flip-Flops Latch SR Latch D Flip-Flop D Registros Conceptos de Flip-Flop Referencia Latches y Flip-Flops: Latch SR Este circuito funciona con cuatro casos: • Caso 3: R = 1, S = 1. N1 y N2 ven al menos una entrada VERDADERA (R o S), por lo que cada uno produce una salida FALSA. Por lo tanto, Q y Q son ambos FALSO. • Caso 4: R = 0, S = 0. N1 recibe entradas de 0 y Q. Como todavı́a no se conoce Q, no se puede determinar la salida. N2 recibe entradas de 0 y Q. Como todavı́a no se conoce Q, no se puede determinar la salida. Esto recuerda a los inversores de acoplamiento cruzado. Pero se sabe que Q debe ser 0 o 1, por lo que se puede resolver el problema comprobando qué sucede en cada uno de estos subcasos. Chavarrı́a-Zamora, Luis Alberto Lógica Secuencial 13/ 22 Lógica Secuencial Diseño con Lógica Secuencial Chavarrı́aZamora, Luis Alberto Latches y Flip-Flops: Latch SR Introducción Repaso Diseño con Lógica Secuencial Latches y Flip-Flops Latch SR Latch D Flip-Flop D Registros Conceptos de Flip-Flop Referencia Este circuito funciona con cuatro casos: • Caso 4.a: Q = 0. Como S y Q son FALSAS, N2 produce una salida VERDADERA en Q, como se muestra en la figura 3.4(a). Ahora N1 recibe una entrada VERDADERA, Q, por lo que su salida, Q, es FALSA, tal como se habı́a supuesto. • Caso 4.b: Q = 1. Como Q es VERDADERO, N2 produce un resultado FALSO en Q, como se muestra en la figura 3.4(b). Ahora N1 recibe dos entradas FALSAS, R y Q, por lo que su salida, Q, es VERDADERA, tal como se habı́a supuesto. Chavarrı́a-Zamora, Luis Alberto Lógica Secuencial 14/ 22 Lógica Secuencial Diseño con Lógica Secuencial Chavarrı́aZamora, Luis Alberto Latches y Flip-Flops: Latch SR Introducción Repaso Diseño con Lógica Secuencial Latches y Flip-Flops Latch SR Latch D Flip-Flop D Registros Conceptos de Flip-Flop Referencia Poniendo todo esto junto, suponga que Q tiene algún conocimiento previo al valor, que llamaremos Qprev, antes de entrar en el Caso IV. Qprev es 0 o 1 y representa el estado del sistema. Cuando R y S son 0, Q recordará este valor antiguo, Qprev, y Q será su complemento, Qprev. Este circuito tiene memoria. Chavarrı́a-Zamora, Luis Alberto Lógica Secuencial 15/ 22 Lógica Secuencial Diseño con Lógica Secuencial Chavarrı́aZamora, Luis Alberto Latches y Flip-Flops: Latch D Introducción Repaso Diseño con Lógica Secuencial Latches y Flip-Flops Latch SR Latch D Flip-Flop D Registros Conceptos de Flip-Flop Referencia El latch SR es complicado pues se comporta de diferente según S y R como vimos anteriormente. Además, las entradas S y R combinan las cuestiones de qué y cuándo. La afirmación de una de las entradas determina no solo cuál debe ser el estado, sino también cuándo debe cambiar. Diseñar circuitos se vuelve más fácil cuando estas preguntas de qué y cuándo están separadas. El latch D de la figura resuelve estos problemas. Chavarrı́a-Zamora, Luis Alberto Lógica Secuencial 16/ 22 Lógica Secuencial Diseño con Lógica Secuencial Chavarrı́aZamora, Luis Alberto Introducción Repaso Diseño con Lógica Secuencial Latches y Flip-Flops: Latch D Tiene dos entradas. La entrada de datos, D, controla cuál deberı́a ser el siguiente estado. La entrada de reloj, CLK, controla cuándo debe cambiar el estado. Latches y Flip-Flops Latch SR Latch D Flip-Flop D Registros Conceptos de Flip-Flop Referencia Figura 5: Latch D. El reloj controla cuando los datos fluyen a través del latch. Cuando CLK = 1, el latch es transparente. Cuando CLK = 0, el latch es opaco. Bloquea el flujo de nuevos datos a través de Q, y Q retiene el valor anterior. Por lo tanto, el Latch D a veces se denomina latch transparente o latch sensible al nivel. Chavarrı́a-Zamora, Luis Alberto Lógica Secuencial 17/ 22 Lógica Secuencial Diseño con Lógica Secuencial Chavarrı́aZamora, Luis Alberto Introducción Repaso Diseño con Lógica Secuencial Latches y Flip-Flops: Flip-Flop D Un flip-flop D se puede construir a partir de dos latches D consecutivos controlados por relojes complementarios. El primer latch, L1, se llama lı́der. El segundo latch, L2, se llama seguidor, porque sigue todo lo que hace L1. Latches y Flip-Flops Latch SR Latch D Flip-Flop D Registros Conceptos de Flip-Flop Referencia Figura 6: Flip Flop D activado por borde o por borde positivo. Un flip-flop D copia D a Q en el flanco ascendente del reloj. Chavarrı́a-Zamora, Luis Alberto Lógica Secuencial 18/ 22 Lógica Secuencial Diseño con Lógica Secuencial Chavarrı́aZamora, Luis Alberto Introducción Repaso Diseño con Lógica Secuencial Registros Un registro de N bits es un banco de N flip-flops que comparten una entrada CLK común para que todos los bits del registro se actualicen al mismo tiempo. Los registros son el bloque de construcción clave de la mayorı́a de los circuitos secuenciales. Latches y Flip-Flops Latch SR Latch D Flip-Flop D Registros Conceptos de Flip-Flop Referencia Chavarrı́a-Zamora, Luis Alberto Figura 7: Registros. Lógica Secuencial 19/ 22 Lógica Secuencial Conceptos de Flip-Flop Chavarrı́aZamora, Luis Alberto Introducción Repaso Diseño con Lógica Secuencial Latches y Flip-Flops Latch SR Latch D Flip-Flop D Registros Conceptos de Flip-Flop Referencia Algunas terminologı́as importantes para el Flip-Flop se muestra a continuación: • Flip-Flop habilitado: Agrega otra entrada llamada EN o ENABLE para determinar si los datos se cargan en el borde del reloj. Cuando EN es VERDADERO, el flip-flop habilitado se comporta como un flip-flop D ordinario. Cuando EN es FALSO, el flip-flop habilitado ignora el reloj y retiene su estado. • Flip-Flop reiniciable: Agrega otra entrada, llamada RESET. Cuando es FALSO, el flip-flop reiniciable se comporta como un flip-flop D ordinario. Cuando es VERDADERO, el flip-flop reseteable ignora D y restablece la salida a 0. Los flip-flops reiniciables sincrónicamente se reinicia en el flanco de CLK. Los asincrónicos se reinician independientemente el CLK. Chavarrı́a-Zamora, Luis Alberto Lógica Secuencial 20/ 22 Lógica Secuencial Referencia Chavarrı́aZamora, Luis Alberto Introducción Repaso Diseño con Lógica Secuencial Latches y Flip-Flops Latch SR Latch D Flip-Flop D Registros • Harris, David Money, and Sarah L. Harris. Digital Design and Computer Architecture. Morgan Kaufmann, 2012. Conceptos de Flip-Flop Referencia Chavarrı́a-Zamora, Luis Alberto Lógica Secuencial 21/ 22 Lógica Secuencial Chavarrı́aZamora, Luis Alberto Introducción Repaso Este documento ha sido elaborado con software libre incluyendo LATEX, Beamer, GNU-Make y Git en GNU/Linux Diseño con Lógica Secuencial Latches y Flip-Flops Latch SR Latch D Flip-Flop D Registros Conceptos de Flip-Flop © 2023 Luis Alberto Chavarrı́a-Zamora Área de Ingenierı́a en Computadores Instituto Tecnológico de Costa Rica Referencia Chavarrı́a-Zamora, Luis Alberto Lógica Secuencial 22/ 22