MEMORIA PRINCIPAL.pdf

UNPAZ 2021 – LGTI – AC2 3. Memoria Principal El siguiente escalón en la memoria del sistema es la memoria principal. Esta memoria se encarga tanto de proporcionar los datos solicitados por la caché, como de servir de buffer con los dispositivos de entrada/salida, pues es el destino de los datos de e...

UNPAZ 2021 – LGTI – AC2 3. Memoria Principal El siguiente escalón en la memoria del sistema es la memoria principal. Esta memoria se encarga tanto de proporcionar los datos solicitados por la caché, como de servir de buffer con los dispositivos de entrada/salida, pues es el destino de los datos de entrada y fuente de los datos de salida. Las prestaciones de la memoria principal se suelen medir considerando dos factores: ancho de banda y latencia. El ancho de banda es el número de bits que se puede transferir en cada acceso a memoria, es decir, el ancho del bus de datos. Actualmente el tamaño común del bus de datos es de 64 bits. La latencia de memoria considera dos medidas: el tiempo de acceso y el tiempo de ciclo. El tiempo de acceso es el tiempo máximo que transcurre desde que se realiza la petición de L/E por parte del procesador, hasta que se entrega el dato. El tiempo de ciclo es el tiempo mínimo que debe transcurrir entre dos peticiones consecutivas a memoria. Este tiempo es la suma del tiempo de preparación del acceso (establecer la dirección en el bus de direcciones), más el tiempo de transferencia del dato (tiempo de acceso) en el caso de las memorias dinámicas, hay que añadir también el tiempo de refresco. 51 Fabián Palacios - 2022 UNPAZ 2021 – LGTI – AC2 3.1 TIPOS DE MEMORIA Ya sabemos que la memoria es la parte del ordenador en la que se guardan o almacenan los programas y los datos. Aunque la CPU dispone de una memoria interna (sus registros), ésta es demasiado pequeña como para albergar programas completos, pues está pensada para albergar solamente la instrucción a ejecutar, sus operandos y poco más. Por eso es necesario disponer de un sistema de memoria externa suficientemente grande. Para ello se cuenta con la Memoria Principal, que hoy día es totalmente electrónica y está construida a base de semiconductores. Las memorias de semiconductores están formadas por una serie de celdas que contienen los datos. Hay diversos tipos de memorias de semiconductores, y también varios criterios de clasificación. Uno de estos criterios puede ser el siguiente: ¿Cómo se referencia cada una de las celdas de datos de la memoria? Según este criterio, hay dos tipos de memorias: Seleccionables por el contenido, esto es, las asociativas. Seleccionables por la dirección de la celda (las llamaremos convencionales). Las memorias asociativas son las que se utilizan para las memorias caché. Por su parte, los módulos que componen la memoria principal tienen distintos usos dependiendo de su tecnología, y podemos encontrarnos memorias RAM, ROM, PROM, EPROM, Flash y EEPROM. Entre todas estas, la que suele ocupar la mayor parte del mapa de memoria principal es la memoria RAM, es decir, memoria volátil de acceso directo de lectura/escritura. La memoria admite distintas tecnologías, como las memorias estáticas (más rápidas y que se suelen emplear para las memorias caché) y las dinámicas (más lentas, y utilizadas para la memoria principal), pero ahora vamos a ver las características y conexiones de los módulos de memoria RAM y ROM en general. Los módulos de memoria ROM los consideraremos con las mismas características que la memoria RAM, excepto la posibilidad de escribir en ella. 52 Fabián Palacios - 2022 UNPAZ 2021 – LGTI – AC2 Aunque un mapa de memoria principal puede estar formado por distintos tipos de memoria, lo más frecuente es encontrar simplemente memoria RAM y ROM (o alguna variedad), donde la RAM ocupa la inmensa mayoría del espacio de direcciones. 3.2. Tecnologías de memoria Los ordenadores utilizan dos tipos de memoria del sistema: la memoria caché y la memoria principal. La memoria caché está formada por memoria estática (SRAM) muy rápida que puede estar integrada en el mismo chip que el procesador como L1, L2 y L3 y L4 externa. La memoria principal está compuesta por módulos de memoria dinámica (DRAM), más lenta y barata. Así pues, hay dos grandes ramas en la tecnología de la memoria: RAM dinámica (DRAM), utilizada para la memoria principal RAM estática (SRAM), empleada en la construcción de la memoria caché. 53 Fabián Palacios - 2022 UNPAZ 2021 – LGTI – AC2 Los circuitos de la RAM dinámica son muy simples, (normalmente, un bit está constituido por un condensador y un transistor), y requieren que su contenido se tenga que refrescar después de cada lectura para no perderlo. Esto significa que, entre un acceso y otro, se debe dedicar un tiempo extra al refresco del contenido, lo que hace que el tiempo de ciclo sea superior al tiempo de acceso. En cambio, la SRAM utiliza 6 transistores por bit, pero evita que la información pierda en cada lectura. El interés principal en el diseño de la SRAM está en la velocidad y la capacidad, mientras que, en el caso de la DRAM, lo que preocupa es el coste por bit y la capacidad. 54 Fabián Palacios - 2022 UNPAZ 2021 – LGTI – AC2 3.3. RAM dinámica (DRAM) Cada chip DRAM está compuesto de múltiples celdas o bits organizados como una matriz de filas y columnas. Así, cada fila (llamada página) contiene varias celdas. Para acceder a una determinada celda, el controlador de memoria debe enviar la dirección, esto es, la fila y la columna correspondiente. El controlador de memoria se comunica con ésta a través del Bus de Memoria, el cual está formado por dos subbuses: Bus de direcciones/comandos Bus de datos El bus de datos es un conjunto de líneas que llevan los datos a/desde la memoria. Cada línea de datos transporta un bit en cada acceso. El ancho de banda del bus de datos depende del número de líneas y de la frecuencia. El ancho del bus de datos suele ser de 64 bits (líneas), lo que significa que en cada acceso se transportan 64 bits. A cada unidad de datos de 64 bits se le llama “palabra”. 55 Fabián Palacios - 2022 UNPAZ 2021 – LGTI – AC2 3.3.1 Acceso a las celdas Para acceder a una determinada celda, el controlador de memoria debe establecer su dirección. Para ello, primero selecciona la página estableciendo la fila en el bus de direcciones/comandos, y a continuación establece la columna en el mismo bus. Estas dos acciones reciben el nombre de RAS (Row Address Strobe) y CAS (Column Address Strobe). Si el acceso es de escritura, el controlador activa la señal WE (Write Enable) al mismo tiempo que se establece la CAS. A continuación, el controlador pone el dato en el bus de datos y la memoria captura dicho dato y lo almacena en la celda correspondiente. En una operación de lectura, después de establecer RAS y CAS, la señal WE se mantiene inactiva (para indicar una lectura). Después de un retardo, (denominado “tiempo de acceso” o “latencia CAS”) la memoria pone el dato solicitado en el bus de datos. Para conseguir la máxima capacidad posible, la memoria RAM dinámica (DRAM) solamente utiliza un transistor y un condensador para almacenar un bit. Esta sencillez tiene el inconveniente de que debe refrescarse continuamente su contenido (cada 8 ms aproximadamente). Los controladores de memoria son los encargados de realizar este refresco periódico. Si el procesador realiza un acceso a la memoria durante un refresco, el dato no estará disponible hasta que el refresco finalice. Esto quiere decir, que la latencia es variable. 56 Fabián Palacios - 2022 UNPAZ 2021 – LGTI – AC2 3.3.2. Medida de las prestaciones – DRAM Las prestaciones de las memorias suelen considerar dos aspectos: el ancho de banda y la latencia. El ancho de banda es el número de bits que se transmiten por unidad de tiempo. Esto depende de dos factores: de la velocidad de transmisión de un bit y del número de hilos del bus de datos, es decir, del número de bits que se transmiten en paralelo. La latencia está relacionada con los tiempos que transcurren entre ciertos eventos. La más popular es la CL “cas latency”, pero en un acceso con CPU-Z o AIDA64 a un pc, veremos la latencia de la memoria, de cada cache. Para una RAM DDR4 a 2666 MHz con latencia CL18, obtenemos una latencia real de 13.50 ns. La calculamos CL18 / 2666MHz * 2000 =13.5ns En publicaciones se presentan en ciclos de RAS CAS PREFETCH y ACTIVE 9-9-9-24 para DDR3 1600MHz, por Ej. El tiempo de acceso es el tiempo dedicado exclusivamente a la transmisión de los bits, esto es, el tiempo que transcurre entre la petición del dato y la llegada del dato. (La señal de arranque de la transmisión se establece después de establecer las direcciones RAS y CAS +RW). Tiempo de ciclo. Por la naturaleza propia de las DRAM, su contenido debe refrescarse periódicamente después de cada lectura. Esto quiere decir que un acceso a memoria no puede arrancarse inmediatamente en cualquier momento, sino que deben respetarse los tiempos dedicados al refresco. Como también sabemos, antes de la transmisión de un dato deben establecerse las direcciones RAS y CAS. Así llegamos a que entre la transmisión de un dato y el siguiente se requiere un mínimo tiempo dedicado al refresco más la indicación de la dirección del dato. Entonces el tiempo de ciclo es el mínimo tiempo que puede transcurrir entre peticiones sucesivas a memoria. 57 Fabián Palacios - 2022 UNPAZ 2021 – LGTI – AC2 RECONOCIMEINTO DE NUES TRA MEMORIA INSTALADA https://www.profesionalreview.com/2019/05/02/memoria-cache-l1-l2-y-l3/ Extracto de la publicación que resume mi interés en comprender la pirámide de memorias: “Hemos entendido que los datos fluyen desde el disco duro hasta el núcleo de procesamiento a través de todos los niveles de memoria. Donde primero busca el procesador la siguiente instrucción a procesar, es en la memoria caché, un sistema de calidad debería se saber ubicar correctamente los datos en función de su importancia para así reducir al máximo los tiempos de acceso a ellos, lo que se llama latencia. La latencia es entonces, el tiempo que se tarda en acceder a los datos desde la memoria. Mientras más lejos y más lenta, mayor latencia y más tiempo tendrá que esperar la CPU su siguiente instrucción. Así cuando una instrucción no está situada en la memoria caché, el procesador debe buscarla directamente en la memoria RAM, a esto se le denomina falta de caché o caché miss, es entonces cuando se experimenta un PC más lento. El ancho de bus también es de gran importancia para la velocidad, ya que éste marca la capacidad para transferir mayores bloques de datos desde la memoria a la CPU. Tanto CPU como memoria RAM son de 64 bits, pero la función de Dual Channel es capaz de doble esta capacidad a 128 bits para que la transferencia entre estos elementos tenga mayor capacidad.”…… “Siempre nos fijamos mucho en la cantidad de núcleos y la velocidad de un procesador, está claro que determina en gran medida la velocidad total de éste. Pero un elemento que a veces no suele 58 Fabián Palacios - 2022 UNPAZ 2021 – LGTI – AC2 ser tenido en cuenta es la memoria caché, y es fundamental a la hora de tener un procesador potente. Tener una CPU de 6 núcleos con 4 o 16 MB de cache L3, por ejemplo, va a ser muy significativo a la hora de medir su rendimiento, sobre todo cuando tenemos múltiples programas abiertos. Así que, a partir de ahora, fijaos bien en este apartado cuando decidáis comprar un procesador, porque no todo depende de la frecuencia.” SOLO PARA CURIOSOS (2021): Tamaño de las memorias: Historia y como han evolucionado hasta ahora: https://www.profesionalreview.com/2020/05/17/tamano-memorias-historia/ https://es-us.finanzas.yahoo.com/noticias/debes-saber-memoria-ram-ddr5-170143771.html https://www.guiahardware.es/diferencias-entre-la-cache-l1-l2-l3-y-su-importancia-en-la-cpu/ https://hardzone.es/reportajes/comparativas/latencia-velocidad-ram-jugar/ Como funciona la memoria RAM: https://www.youtube.com/watch?v=4i5_07y5w6c Que es la cache: https://www.youtube.com/watch?v=m09ZK3ngcHg Qué son las latencias de la RAM: https://www.youtube.com/watch?v=aK5yNa3YRYE 59 Fabián Palacios - 2022 UNPAZ 2021 – LGTI – AC2 3.3.3. La brecha procesador - memoria La mejora de la velocidad en el caso de los procesadores es mucho mayor que en la memoria DRAM, y esta disparidad está creciendo en los últimos años. La causa principal de esta brecha que se está abriendo entre las dos tecnologías está en la división de la industria de los semiconductores en dos campos: los microprocesadores y las memorias, y como consecuencia de ello, sus respectivas tecnologías se dirigen en distintas direcciones. La tecnología de los procesadores se centra en la velocidad, mientras que el objetivo de la tecnología de las memorias busca un incremento en la capacidad. El resultado de estos dos enfoques distintos conduce a una mejora en las prestaciones de los procesadores del 60% anual, mientras que el tiempo de acceso de las memorias DRAM mejora a un ritmo menor del 10% anual. Por otra parte, tenemos que, según la Ley de Moore, la capacidad de la memoria RAM se cuadruplicaba cada 3 años, y así fue durante 20 años, pero a partir de 1998, y debido a una bajada en la demanda, los nuevos chips de memoria solamente se duplican cada 2 años. Parece que esta deceleración se está acrecentando. “La Ley de Moore depende enormemente de los procesos de fabricación para poder mantener su vigencia. No es casualidad, para doblar el número de transistores en un chip tenemos dos opciones: utilizar un proceso de fabricación a menos nanómetros que permita reducir el tamaño de los transistores, lo que haría posible integrar una cantidad mayor en una pastilla de silicio, o dar forma a procesadores enormes para poder integrar esa mayor cantidad de transistores. La primera opción es viable, pero muy complicada, y la segunda es totalmente inviable no solo por lo que supondría trasladar un diseño de ese tipo a una oblea de silicio, sino por el tamaño, el consumo y las temperaturas que tendría un chip de ese tipo. Con la Ley de Huang, por contra, el énfasis se pone en el rendimiento de la GPU. La clave es doblar el rendimiento con independencia del proceso y de la arquitectura utilizada, algo que resulta mucho más sencillo si lo comparamos con lo que propone la Ley de Moore, sobre todo ahora que NVIDIA ha apostado por la especialización en materia de IA con los núcleos tensor.” https://www.muycomputerpro.com/2020/12/19/la-ley-de-moore-esta-muerta-llega-la-ley-de-huang# 60 Fabián Palacios - 2022 UNPAZ 2021 – LGTI – AC2 3.3.4. Paginacion Rapidad (FPM) Como se va agrandando la distancia entre las prestaciones de los procesadores y de las memorias, pues no resulta fácil la mejora en el tiempo de acceso de las memorias, la innovación de éstas se ha centrado en conseguir un mejor ancho de banda (aunque a veces se hace a costa de una mayor latencia). Así, a continuación, veremos algunas técnicas para conseguir mejoras en este sentido. Paginación rápida – FPM (Fasto Page Mode) Ya hemos visto anteriormente que una pastilla de memoria está organizada como una matriz con filas y columnas, de tal manera que los bits de una fila representan direcciones consecutivas, y el conjunto de los bits de una misma fila se denomina “página”. Para acceder a un dato, la dirección de un bit lo determina el controlador de memoria estableciendo en el bus de direcciones, primero la fila (RAS), y después la columna (CAS). Pues bien, cuando se realizan accesos a bloques de memoria (bytes de direcciones consecutivas) una manera de ahorrar tiempo consiste en que una vez que se establece el RAS y el CAS de la primera dirección del bloque, se lee el bit correspondiente, pero para los siguientes accesos (a direcciones consecutivas y, por lo tanto, posiblemente en la misma página), la pastilla de memoria mantiene fija la dirección RAS, y solamente va estableciendo las direcciones CAS (las columnas) correspondientes a las direcciones de los siguientes bits en memoria. 61 Fabián Palacios - 2022 UNPAZ 2021 – LGTI – AC2 3.3.5. Mejora de DRAM – RAM Sicronica (SDRAM) Las memorias DRAM convencionales están controladas de manera asíncrona, es decir, sin una señal de reloj, por lo que el controlador de memoria determina los momentos para establecer los valores de las señales o de leer los datos basándose en una temporización absoluta medida en nanosegundos, no en un número discreto de ciclos. Esto redunda en una ineficiencia, cuando hay que transferir los datos entre un sistema asíncrono (la memoria) y uno síncrono (el procesador), con temporizaciones controladas por los ciclos de un reloj). Para paliar este problema, se desarrolló la memoria DRAM síncrona, que reduce el número de ciclos de reloj necesarios para leer o escribir. Esta memoria síncrona utiliza un reloj para el bus de acceso a memoria, lo cual simplifica el controlador de memoria y reduce la latencia de los accesos. El reloj del bus de memoria de las SDRAM suele de 66, 133 o 200 MHz. Gracias a su operación síncrona, las memorias SDRAM ofrecen una mejora alrededor del 50% sobre una memoria asíncrona.. 62 Fabián Palacios - 2022 UNPAZ 2021 – LGTI – AC2 3.3.6. Mejora de DRAM – DDR (Double Date Rate) La tecnología DDR (Double Data Rate o Doble Tasa de Transferencia) de las memorias SDRAM duplica la tasa de transferencia de datos sin incrementar la frecuencia del reloj de memoria. Aunque cada una de las distintas generaciones de DDR incorporan diversas tecnologías, el principal avance, común a todos ellos es que se utiliza tanto el flanco de subida como el de bajada del reloj para transferir un dato, duplicando así la tasa máxima de transferencia. Hay tres generaciones de DDR, que son incompatibles entre ellas, cuya característica común es que se va bajando el voltaje a través de las generaciones y se mantiene la frecuencia del bus interno de memoria. Aunque se mantiene esta frecuencia, se va incrementando considerablemente la frecuencia del bus de datos (bus del sistema), con lo que se aumenta el ancho de banda. Para poder incrementar la frecuencia del bus de datos, manteniendo la del bus de memoria, en cada ciclo de acceso se va a ir duplicando el número de bits que se entrega en cada acceso, utilizando para ello, y entre otras técnicas, un prefetch de los bits de datos. DDR (o DDR-1). Suele utilizar un reloj del bus de memoria a 100, 133 o 266 MHz, consiguiendo un ancho de banda de hasta 3.200 MB/s. Suele operar a un voltaje de 2,5 voltios, mientras que la SDRAM utiliza 3,3 voltios. DDR-2. Disminuye el consumo bajando de 2,5 a 1,8 voltios, a la vez que permite una frecuencia de reloj del bus del sistema de 266 a 400 MHz. Se consigue un ancho de banda de 6,4 GB/s. DDR-3. Baja el voltaje a 1,5 voltios y opera a una frecuencia de 400 a 800 MHz, consiguiendo un ancho de banda entre 6,4 y los 12,8 /17 GB/s DDR-4 y DDR5. A continuación, profundizaremos sobre sus características 63 Fabián Palacios - 2022 UNPAZ 2021 – LGTI – AC2 DDR 3 Vs DDR 4 64 Fabián Palacios - 2022 UNPAZ 2021 – LGTI – AC2 3.3.6.1. La memoria DDR4 y sus características Antes de poder hablar acerca de las diferencias de estas tecnologías con respecto a las memorias DDR4 (Que son las más actuales), vamos a plantear una explicación sobre lo que significa y lo que son dichas memorias. Las siglas completas de estas memorias es DDR4 SDRAM, Double Data Rate type 4 Synchronous Dynamic Random-Access Memory, lo que traducido significa transmisión doble datos de cuarta generación. Esta es un tipo de memoria de computadoras de acceso arbitrario. Se trata del estándar desarrollado principalmente por la compañía Samsung para su utilización con nuevas tecnologías. De la misma que sus antecesores, esta se basa en el uso de tecnologías DRAM, RAM de celdas construidas a base de capacitadores, cuentan con 288 terminales, las cuales se encuentran especializadas para los cortes de las tarjetas principales de nueva generación son soporte Intel. A estas memorias también se les suene denominar DIMM tipo DDR4, gracias a que cuentan con conectores físicamente autónomos por ambas caras, al igual que el primer estándar DIMM. Las memorias DDR4 cuentan con 288 contactos para la conexión a la placa base. También poseen una muesca en una ubicación estratégica del conector, para que al momento de insertarlas no exista riesgo de colocarlas incorrectamente o para evitar que se inserten en ranuras equivocas. Asimismo, al igual que sus antecesores, pueden o no ocuparse todas sus ranuras para las memorias. También utiliza tecnología de 30 nanómetros para su fabricación, y posee un voltaje de alimentación de 1.2-1.35 Volts, mucho menor que las anteriores versiones DDR. La principal ventaja que ofrecen las memorias DDR4 en comparación con sus precedentes es la tasa más alta de frecuencia de reloj, y también de transferencia de datos, la tensión también mucho menor. Estas memorias también apuntan a un cambio en la topología descartando los enfoques de triple canal, pues cada controlador de memoria está conectado a un módulo único. 3.3.6.2. Diferencias entre las tecnologías Single, Dual y Quad Channel en DDR4 Single Channel: se refiere a la utilización de una única señal a un ancho de banda y frecuencia determinada. Para las memorias DDR4 resulta ser una de las tecnologías más sencillas, funcionando mejor en computadoras portátiles o mini PCS, en comparación con otras tecnologías que se pueden emplear en computadoras y dispositivos de mayor capacidad. Esta trabaja tradicionalmente con los 64 bits a diferencia del Dual y Quad Channel 65 Fabián Palacios - 2022 UNPAZ 2021 – LGTI – AC2. Dual Channel: es una tecnología para memorias RAM que incrementa su rendimiento al permitir el paso simultáneo a dos módulos diversos de memoria, que se hace a bloques de 128 bits en lugar de los tradicionales 64 bits. Esto se consigue a través de un segundo controlador de memoria en el NorthBrigde o conjunto de chips. Con esta tecnología Dual Channel la gráfica puede acceder a un módulo de memoria, al mismo tiempo que el sistema ingresa a otro. Para que las computadoras puedan funcionar en Dual Channel, todos los módulos de la memoria deben tener la misma capacidad, velocidad, frecuencia, latencia y fabricante, de lo contrario, puede que no funcione. Esta tecnología trabaja perfectamente con las memorias DDR4, ya que poseen los rangos de velocidades acordes para soportar dicha tecnología. A diferencia de la tecnología de un solo canal, esta aumenta el rendimiento de la memoria casi al doble notablemente en ancho de banda, pero en la práctica no pasa de un 20 a 45% lamentablemente. 66 Fabián Palacios - 2022 UNPAZ 2021 – LGTI – AC2 Quad Channel: esta es una tecnología que aumenta la velocidad de transferencia de datos que se realiza entre la memoria DRAM y el controlador de memoria, a través de la adición de canales de comunicación entre ellos. En general, el rendimiento que ofrece esta tecnología es casi igual a la de dos canales, solo que con ligeros puntos adelante. Pero en las memorias DDR4 la multiplicidad de canales ofrece un caché de 8MB, casi el doble de memoria que, con solo dos núcleos, además mejora el rendimiento del ancho de banda casi al doble que los de canal doble. Esta tecnología se encuentra a precios muy asequibles para las memorias DDR4 a diferencia de las DDR anteriores. En resumidas cuenta la diferencia entre Single Channel y Dual Channel es que tenemos el doble ancho de banda. Mientras que el Quad Channel respecto al Dual Channel se nota la diferencia en programas que impliquen mucha memoria RAM, por ejemplo, el renderizado. Otro factor a tener en cuenta es que la memoria RAM en la plataforma Intel, cuenta más una mayor velocidad que una baja latencia, si tenemos ambas mejor, pero la velocidad es un componente clave, mientras que si juegas es más importante el poder del procesador y la tarjeta gráfica. Como siempre recomendamos primeras marcas como las Corsair que vienen certificadas para casi todas las placas bases del mercado y tienen los mejores componentes del mercado 67 Fabián Palacios - 2022 UNPAZ 2021 – LGTI – AC2 Arriba, un circuito integrado de 64 Bytes (usado en el IBM S-360, modelo 95) sobre una porción de una memoria de núcleos de ferrita (finales de los años 60). Abajo, una placa de memoria RAM de 128 Kbytes (años 70). Hoy día, los chips de RAM dinámica se suministran normalmente agrupados en unas pequeñas tarjetas llamadas Dual in-line Memory Module (DIMM). Los primeros módulos de este tipo fueron los SIMM (Single in-line Memory Module) aparecidos a principios de los años 80. Contaban con una única fila de 30 o 72 contactos (la misma por las dos caras) con una capacidad que estaba entre los 256 KB y 1 MB, ofreciendo un bus de datos de 32 bits. 68 Fabián Palacios - 2022 UNPAZ 2021 – LGTI – AC2 A los SIMM les sucedieron los actuales DIMM, que han atravesado por distintos formatos. Estos módulos cuentan con dos filas de contactos, pues son diferentes los de las dos caras. No obstante, pueden tener chips en una o en las dos caras, y suelen contener de 4 a 16 DRAM ofreciendo un bus de datos de 64 bits (más los hilos de corrección de errores ECC). Las primeras memorias SDRAM ya se distribuían en DIMMs de 168 pines, mientras que las DDR contaban con 172, 184 o 200 pines. Las DDR2 y las DDR3 cuentan con diversas configuraciones, pero en las últimas versiones de ambas, tienen 240 pines. Bibliografía Salguero Walter,” apuntes de AC2”, UNPAZ, 2021 Palacios Fabian Notas de clases 2014 - 2021 D. A. PATTERSON & J. L. HENNESSY. Morgan - "Computer Organization and Design”, 4ª Edition. Kaufmann Publishers, 2007. “Computer Architecture. A quantitative Approach”, 4ª Edition. J. L. HENNESSY & D. A. PATTERSON Francisco Aylagas Romero, Elvira Martínez de Icaya Gómez, (Arquitectura de Computadores Ingeniería de Computadores) Universidad Politécnica de Madrid (UPM) y Escuela Universitaria de Informática (EUI) – http://www.dia.eui.upm.es/cgibin/asigfram.pl?cual=ICarq_com&nombre=Arquitectura-deComputadores - 2013-2014 69 Fabián Palacios - 2022