Контролно 1 PDF

КАРХ - Контролно 1 - въпроси 1. Основни производители на x86 архитектурата са IBM Sun Microsystems Hewlett-Packard Advanced Micro Device Intel 2. От кои фактори зависи производителността на компютърните системи? от времето за достъп до регистриране архит...

КАРХ - Контролно 1 - въпроси 1. Основни производители на x86 архитектурата са IBM Sun Microsystems Hewlett-Packard Advanced Micro Device Intel 2. От кои фактори зависи производителността на компютърните системи? от времето за достъп до регистриране архитектурата и технологията от тактовата честота 3. В режим на директен достъп до паметта управлението на обмена се поема от: устройството за вход/изход процесор памет 4. Коя/кои от изброените шини не са част от системната шина? шина за данни шина за логически сигнали контролна шина адресна шинa 5. Шината PCI в процесорната архитектура се явява мост между: шина EISA и периферията системна шина на микропроцесор и шина EISA системна шина на микропроцесор и основна памет микропроцесор и кеш памет L2 6. Кои от изброените подходи способстват за намаляване на латентността (закъснението) при зареждане на данни в кеш паметта? Едновременен запис зареждане при поискване (on demand) обратен запис спекулативно зареждане отложен запис на данни 7. Единицата за измерване на производителността MIPS за съпоставяне на еднотипни процесорни архитектури се основава на Брой операции с операнди от виртуалната памет Брой операции с операнди от кеш-паметта, Брой операции с операнди от главната памет Брой операции с операнди от флаш-паметта 8. За какво служи програмният брояч? За съхраняване на резултата от аритметичните операции изпълнявани в ALU-то За указване на адреса на следващата инструкция за изпълнение За отчитане броя на изпълненията на дадена инструкция За отчитане на процента памет заеман от изпълняващата се програма 9. Кое от изброените не е вярно за кеш паметта? Намира се в адресното пространство на процесора и може да се адресира с помощта на машинните инструкции Осигурява бърз достъп до интензивно използваните данни чрез тяхното предварително зареждане Съгласува интерфейса на процесора и на контролера на паметта.  10. Дадена е машина с побайтово адресируема основна памет 2 байта и с кеш за 24 данни с директна организация и с капацитет 64K и 32 байтови блокове. Колко бита са необходими за таг, блок и отместване? 8 бита за таг, 11 бита за блок, 5 бита за уникална дума или байт от блок от основната памет 8 бита за таг, 5 бита за блок, 11 бит за уникална дума или байт от блок от основната памет 11 бита за таг, 8 бита за блок, 5 бит за уникална дума или байт от блок от основната памет 11. Ако даден компютър има честота 10 MHz, колко е времето за един такт (clock time)? 1 ms 200 ns 100 ns 10 ps 20 ns 12. Ако даден компютър има честота 2 GHz, колко е времето за един такт (clock time)? 200 ns 500 ps 20 ns 10 ps 1 ms 13. Ако даден компютър има честота 500 MHz, колко е времето за един такт (clock time)? 2 ns 1 ms 10 ps 20 ns 200 ns 14. Методът, при който запис на данни се извършва само в кеш паметта, а състоянието на кеш-блока се отбелязва като обновено, а управляващото поле с признак, наречен „update“ или „dirty“ се нарича: обратен запис (write back) едновременен запис (write through) 15. Кеш памет с асоциативна организация е с капацитет 64 линии, разделени в множества с по четири линии всяко. Основната памет съдържа 4K блока с по 128 думи всеки. Посочете адресния формат, който и съответства:(TAG-SET-WORD): 8-4-7 14-8-4 14-8-7 4-8-7 16. Кеш памет с асоциативна организация е с капацитет 64 линии, разделени в множества с по 16 линии всяко. Основната памет съдържа 4K блока с по 128 думи всеки. Посочете адресния формат, който и съответства:(TAG-SET-WORD): 4-8-7 14-8-4 8-2-7 14-8-7 17. Дадена е машина с побайтово адресируема основна памет и 2-кратен множествено асоциативен кеш. Кеш-логиката интерпретира адреса от паметта както следва: 14 бита за таг, 8 бита за множество, 2 бита за адресиране на дума. Колко на брой са блоковете в главната памет? 8 2 224 не може да се определи 222 22 214 18. Дадена е машина с побайтово адресируема основна памет с размер 2 байта и 16 размер на блока 8 байта. Кеш-паметта е с директна организация и се състои от 32 линии. Какъв е максималният брой байтове, които могат да бъдат разположени в кеш-паметта? 1024B 512B 256B 128B 64B 19. LFU е алгоритъм за: заместване на най-неизползваната страница в кеш паметта заместване на някои от използваните страници в кеш паметта периодично изчистване (нулиране) признаците за обръщение към най-рядко използвани страници в кеш паметта заместване на най-често използваната страница от кеш паметта 20. Как се преодоляват хазартите в конвейера при достъп до общи ресурси в инструкционния поток? Чрез пренареждане на инструкционния поток от компилатора, чрез предсказване на преходите в инструкционния поток чрез дублиране на критичните фази чрез блокиращи техники на конвейера за определено време и последователна обработка чрез прескачане на критичните фази чрез въвеждане на закъснения и модифициране главната таблица на заетост на конвейера 21. На каква концепция се базират инструкционните конвейери? Паралелизъм на ниво инструкции Паралелизъм на ниво данни Паралелизъм на ниво заявки Паралелизъм на ниво нишки 22. Какъв е формата на линията при кеш паметта с асоциативна организация? таг, линия, дума таг, дума таг, множество, дума 23. Какъв е формата на линията при кеш паметта с пълна асоциативност? таг, линия, дума таг, дума таг, множество, дума 24. Какъв е формата на линията при кеш паметта с множествена асоциативност? таг, линия, дума таг, дума таг, множество, дума 25. Методът, при който обновяване на главната памет настъпва след премахване на дума от кеша се нарича: cache-write write-back защитен запис write-through 26. Методът, при който обновяване на главната памет настъпва асинхронно след премахване на дума от кеша се нарича: cache-write write-back защитен запис write-through 27. Методът, при който обновяване на главната памет настъпва синхронно след премахване на дума от кеша се нарича: cache-write write-back защитен запис write-through 28. Кое от твърденията относно размера на страниците е невярно? по-големият размер на страниците увеличава времето за входно-изходни операции (четене/запис на страници) по време на изпълнение на програмите по-големият размер води до въвеждане на излишна информация, която може и да не е необходима по-малкият размер на страница води до намаляване на вътрешната фрагментация, която е 1/2 от последната страница 29. При кой/кои от посочените методи на запис в кеша се генерира значителен трафик по шината? write-through write-back нито един от двата и двата метода 30. Кой/кои от изброените етапи е част от инструкционния цикъл? Пренареждане Извличане Изпълнение Декодиране 31. Кой/кои от изброените етапи не е част от инструкционния цикъл? Пренареждане Извличане Изпълнение Декодиране 32. Кой вид памети са по-бързи от кеш-паметите? регистрите flash паметите главната памет – DRAM 33. Колко проводна може да бъде USB платината? 4 6 9 34. Каква система инструкции имат различните фамилии мултипроцесорни архитектури? Еднаква Съвпадаща отчасти Изцяло различна 35. При кой от трите метода на разполагане блокове от операционната памет в кеша е най-малко вероятно два блока да бъдат записани на една и съща линия? пълна асоциативност директно (пряко съпоставяне) множествена асоциативност 36. Отбележете невярното твърдение: главната (DRAM) памет е по-бавна от SRAM паметта DRAM консумира повече енергия от SRAM кеш-паметта е малка, бърза и SRAM базирана SRAM е по-евтина DRAM 37. Каква е корелацията капацитет (размер) и бързодействие при компютърните памети? пропорционална няма корелация обратнопропорционална 38. Примитивите за ресурсен мениджмънт на многоядрени платформи са: имплементирани хардуерно универсални специализирани 39. Какво е предназначението на механизмите за защита на паметта? да ограничават достъпа до съхраняваната в системата информация да откриват грешки при адресирането преди извършването на неразрешен достъп да ограничават достъпа до определени сегменти или страници да не допускат модифициране на системния софтуер от приложения 40. Как се определя производителността на централния процесор? Чрез времетраенето на цикъла на процесора чрез честотата на използване на програмата от работния товар чрез броя процесорни цикли за изпълнение на програмата чрез средния брой процесорни цикли за инструкции, чрез средния брой инструкции, изпълнени за един цикъл чрез времето за изпълнение на програмата от работния товар 41. Как се указва ефективния адрес на операнда в паметта при непосредствен режим на адресация? чрез адрес на регистър на микропроцесора чрез стековия указател чрез адресното поле на операнда в кода на инструкцията 42. Терминът „подобряване на производителността“ означава: намаляване на потребителското процесорно време, намаляване на системното процесорно време намаляване на времето за изпълнение увеличаване на пропускателната способност 43. Суперскаларен процесор обработва два инструкционни потока (от прости и сложни инструкции). Коя от изброените фази на разработка е обща и за двата потока? извличане изпълнение запис на резултата декодиране 44. При коя от изброените структурни схеми за управление на паметта логическото и физическото адресно пространство се разделят на блокове с еднакъв обем (кратен на степените на 2)? сегментно-странична организация сегментна организация странична организация 45. За коя от изброените компютърни архитектури се отнасят следните особености: Дължината на инструкциите е стотици битове. В рамките на процесора функционират паралелно множество функционални устройства. Всички функционални устройства споделят огромен общ регистров файл. потокова суперскаларна VLIW EPIC 46. Кои от изброените събития се определят като „изключения“? маскируеми прекъсвания програмни прекъсвания немаскируеми прекъсвания капани повреди грешки 47. В инструкционния конвейер се изпълняват едновременно: празни инструкции записи на данни от регистрите към процесора инструкции в различни фази инструкции за условен и безусловен преход 48. Кое от изброените не прави хипернишковата технология по-добра в сравнение с мултипроцесорите? производителността цената стената на паметта консумираната мощност по-високите тактови честоти на работа на процесорите термалната стена 49. Кои от изброените техники се използват при разрешаването на проблеми при конвейерното изпълнение на инструкции с преход? дублиране на конвейерните ресурси множествено предварително изпълване на инструкции, Prediction Look-up Table използване на специализирани функционални устройства за четене на операциите или запис на резултатите в паметта BTB buffer 50. Механизмите за ресурсен мениджмънт на многоядрени платформи осигуряват: цялостни решения имплементирани в софтуера примитиви за изграждане на стратегиите за мениджмънт специализирани подпрограми за ресурсен мениджмънт 51. Как се преодоляват конфликтите за памет при конвейеризираното изпълнение на инструкционния поток? чрез въвеждане на закъснения и модифициране изходната таблица на заетост на конвейера чрез предсказване на преходите в инструкционния поток чрез пренареждане на инструкционния поток от компилатора, чрез използване на специализирано функционално устройство за четене на операциите или запис на резултати в паметта 52. Посочете кои от изброените фактори са причина за понижаване на потоковата скорост при конвейерната обработка зависимости по данни предсказване на прехода в информационния поток, темп на инициализация на конвейера конфликти при достъп на общи ресурси патентност на конвейерната обработка анти-зависимости по данни използваемост на функционалните устройства по конвейера преходи в информационния поток, засягащи модифицирането на програмния брояч 53. Кои от изброените методи се използва за решаване на проблема с инструкционните хазарти? презареждане на конвейера увеличаване размера на буферната памет в отделните функционални устройства опростяване формата на инструкциите използвани от програмата разделяне на инструкционния цикъл на допълнителни фази на обработка пренареждане на инструкции от компилатора 54. Кои от изброените алгоритми за управление на заместването на блокове при кеш-паметите се основават на оценка на вероятността за обръщение към блока в бъдеще време? алгоритъм за случайния избор RC (random choice) алгоритъм FIFO Алгоритъм LFU (Least Frequently Used) Алгоритъм LRU (Least Recently Used) нито един от посочените 55. От какво се определя времето за изпълнение на програмата в процесора? 1. алгоритъма, 2. програмния език, 3. компилатора, 4. системата процесорни инструкции 1и3 3и4 1, 2, 3 и 4 1и2 2и3 2, 3 и 4 56. Кои процесори от изброените процесорни фамилии се характеризират с RISC-архитектура? AMD SPARC ALPHA CYRIX INTEL ARM, MIPS-R4000 57. На какво се дължат процедурните зависимости? единствено на инструкции за безусловен преход единствено на инструкции за условен преход инструкции за безусловен преход и инструкции с осъществен условен преход в инструкционния поток на програмата едновременни заявки за един и същ ресурс 58. Кой от посочените методи не е метод за преобразуване на виртуални адреси? Метод на странична организация метод на сегментна организация метод на локалността (по време и пространство) метод на сегментно-странична организация 59. Колко е максималният брой страници с размер на страниците 4k при 32-битов адрес? 1M 64k 5k 20k 60. Колко е максималният брой страници с размер 8 при 8-битов адрес? 16 32 64 512 4k 61. При размер на страниците 8 и 8-битов адрес, кой ред на таблицата съдържа адреса на страницата? 3 5 7 10 12 62. При размер на страниците 8 и 8-битов адрес, преобразувайте логическия адрес 18 във физически? ???? 63. Какво съдържа TLB-буфера при странична организация на паметта? моментна карта на състоянието на страниците на оперативната памет, принадлежащи на даден процес таблица с номера на физически страници, принадлежащи на даден процес таблица с номера на виртуални страници принадлежащи на даден процес, таблица на страниците на диска 64. Какво е предназначението на TLB-буфера? да минимизира загубата на бързодействие при търсене на физическото разположение на данните да преобразува виртуалните странични адреси във физически да намали производителността на хардуерна имплементация 65. Коя от изброените характеристики не описва таблицата на страниците? таблицата на страниците се състои от редове всеки ред от таблицата съответства на номер на виртуална страница таблицата на страниците е допълнена с бит за присъствие, показващ дали съответната страница се намира в свободната памет  таблицата на страниците се пази някъде в оперативната памет таблицата на страниците съдържа информация за активните процеси 66. Какви типове памет се използват за съхранение и поддържане на таблиците на страниците при статична организация на паметта? кешова с директна организация асоциативни кешове външна дискова памет множество асоциативни кешове главна памет 67. Посочете при конвейерната обработка на коя от дадените последователности от инструкции възниква хазарт от типа write-after-read: ADD R3, R2, R1; R3 = R2 + R1 ADD R3, R2, R1; R3=R2+R1 SUB R2, R3, 1 R2=R3-1 ADD R3, R2, R5; R3 = R2+R5 ADD R3, R4, R5 SUB R2, R2, 1 BEQ R2, R0, L1 68. Посочете при конвейерната обработка на коя от дадените последователности от инструкции възниква хазарт от типа write-after-read: ADD R3, R2, R1; SUB R2, R3, 1; ADD R3, R2, R5 ADD R3, R4, R5; SUB R2, R2, 1; BEQ R2, R0, L1 ADD R3, R2, R1; SUB R2, R3, 1 69. Знаейки, че ускорението е правопропорционално на броя фази на конвейера, защо реално полученото ускорение е по-малко в сравнение с теоретично достижимото? заради хазартите заради по-високата патентност за индивидуалните инструкции заради времето, необходимо за запълване на конвейера заради еднаквото време за изпълнение на инструкции 70. Разделянето на инструкциите на отделни фази на обработка е характерно за: конвейерната обработка системната обработка поддържането на паралелизъм на ниво инструкции паралелната обработка разпределената обработка 71. Колко машинни цикъла ще са необходими за конвейерна обработка на 1500 инструкции в 5-фазен линеен инструкционен конвейер? 7500 1505 18 1504 72. Колко машинни цикъла ще са необходими за конвейерна обработка на 9200 инструкции в 7-фазен линеен инструкционен конвейер? 64400 9206 9153 9207 73. Какво означава абревиатура ‘CISC’? Control Independent System Computer Complex Instruction Set Computers Continual Input System Computer 74. Коя е правилната дефиниция за термина RISC? Reduced Instruction Set Computing Random Index System Call Risk Instruction Stack Call Real Invested Space Capacity 75. От какво се предизвикват ресурсните конфликти? недобро планиране на ресурсите на инструкционния конвейер едновременни заявки за едни и същи ресурси от възникнали мехури в конвейера 76. Как се разрешават ресурсните конфликти? чрез дублиране на ресурсите само от инструкции за условен преход чрез инструкции за безусловен преход чрез инструкции за безусловен и условен преход 77. Кои от изброените видове памет се използват за изграждането на кеш памети? SIMM SDRAM DIMM DRAM SRAM EEPROM 78. Кой от трите метода на разполагане блокове от оперативната памет се имплементира най-лесно? директно (пряко) съпоставяне пълна асоциативност множествена асоциативност 79. Посочете за кой от изброените режими на адресация се отнася показаната фигура? |КОД|ОПЕРАНД|: индексна, косвена вложена непосредствена (пряка) 80. Как се оказва стойността на операнда при регистров режим на адресация? с номер на регистъра задава се в кода на инструкцията задава се чрез константно отместване спрямо началото на програмния сегмент 81. В зависимост от режима на адресация времето на изпълнение на една процесорна инструкция може да варира в значителна степен. При коя от изброените подредби на адресни режими времето ще се изменя от много кратко до много дълго? директна, косвена, непосредствена непосредствена, косвена, директна, непосредствена, директна, косвена косвена, непосредствена, директна 82. При кой от изброените методи на адресация в адресната част на инструкцията е записан адресен указател? индиректна адресация индиректна адресация с регистри директна адресация непосредствена адресация индексна адресация 83. Къде е местоположението на операнда при регистрово косвена адресация? в регистър в основната памет във вторичната памет в кода на инструкцията 84. От какъв тип е следната инструкция. Събира съдържанието на адрес 5 и 15 и записва резултата в адрес 20 (ADD, 5, 15, 20)? VLIW RISK CISC EPIC 85. При събиране на floating point числа, кое действие се извършва първо с мантисата? нормализира се измества се на дясно събира се умножава се 86. При умножение на floating point числа, какво действие се извършва с експонентите. умножават се събират се изместват се наляво изместват се надясно нулират се изваждат се наместват се взаимно 87. По какво се различават CISC от RISC? всички инструкции се характеризират с опростен формат инструкциите преобладаващо са от тип памет-памет всички инструкции се характеризират с една и съща дължина сложните инструкции се синтезират от по-простите операциите с паметта са само от типа "Load" и "store" 88. Кои от изброените характеризира архитектурната концепция EPIC? оползотворяване на явен паралелизъм на ниво инструкция, оползотворяване паралелизъм на ниво инструкция чрез изпращане на няколко инструкции на обикновения инструкционен поток в различни функционални устройства на конвейера оползотворяване на скрития в програмния код на ниво компилатор и апаратна поддръжка едновременно зареждане за изпълнение на няколко инструкции и динамично планиране използване на широка шина за зареждане на инструкция и дълги конвейери с голяма задръжка 89. Кои от изброените техники служат за увеличаване степента на паралелизъм по време на изпълнение на програмата? нито едно от изброените прогнозиране посоката на преходите едновременно зареждане за изпълнение на няколко инструкции и динамично планиране откриване и премахване на зависимости по данни при компилиране, реорганизация на циклите по такъв начин, че всяка итерация в получения код да се състои от инструкции, които са избрани от различни итерации на първоначалния цикъл (loop unrolling) 90. Коя е правилната дефиниция за термина SIMD? Single Instruction, Multiple Data Single Interrupt, Multiple Distribution Single Input, Multiple Distributions  Single Integration, Multiple Dynamics 91. При Signed – 2’s complement кодиране, какъв е резултатът от операцията 3 – 5? 1110 1001 0001 1000 92. При Signed – 2’s complement кодиране, какъв е резултатът от операцията 0 – 1? 1001 1111 1000 0001 93. Коя логическа функция се имплементира чрез следната схема? NOR NOT NAND 94. При Vin=0, каква стойност ще се появи на изхода Vout? 0 не може да се определи 1 95. При V1=0 и V2=0, каква стойност ще се появи на изхода Vout? 0 не може да се определи 1 96. При V1=0 и V2=1, каква стойност ще се появи на изхода Vout? 0  не може да се определи 1 97. При стойности на входовете A=0 и B=0 и Carry in = 0, колко стойността на изхода sum? 0 не може да се определи 1 98. За даденото съдържание на инструкционния буфер и разместено изпълнение (out of order), посочете коя/кои от съдържащите се в него инструкции е готова за изпълнение. Opcode 3, 4 и 5 Opcode 1, 3 и 4 Opcode 4 Opcode 1, 2 и 5 Opcode 3 Всички Нито една 99. Каква е функцията на битовете ALU от регистъра MiR? посочват адреса на следващата инструкция задържат информация за състояние за процесора избират функцията на ALU и Shifter определят адреса на операндите 100. Защо шината MaR с бял цвят е еднопосочна? защото регистъра е само за четене защото трябва да изберете адрес от паметта за да се пести памет защото ALU е 8 битово защото регистъра е инвестиран 101. Защо шината PC с бял цвят е еднопосочна? защото регистъра е само за четене защото трябва да изберете адрес от паметта за да се пести памет защото ALU е 8 битово защото регистъра е инвестиран 102. Защо шина A към ALU е двупосочна? защото регистърът е инвестиран защото ALU е 8 битово защото от шина B се предават към шина A защото изхода се праща към регистър H защото е объркана схемата 103. Коя от показаните схеми илюстрира директен режим на адресация? A B C 104.Посочете за коя от показаните схеми на адресация илюстрира режим на адресация с регистри? A B C 105. Посочете за кой от изброените режими на адресация се отнася дадената фигура? адресация с изместване индиректна адресация с регистри вложена адресация адресиране на регистри 106. За компютърна система с дадената архитектура е известно, че зареждането на данните във входните регистри отнема 5 ns, изпълнението на АЛО-то 10 ns и записването на резултата 5 ns. Колко е максимално достижимата производителност, измерена в MIPS? 100 1 10 50 200 107. За компютърна система с дадената архитектура е известно, че зареждането на данните във входните регистри отнема 10 ns, изпълнението на АЛО-то 20 ns и записването на резултата 20 ns. Колко е максимално достижимата производителност, измерена в MIPS? 100 200 10 1 20 108. За компютърна система с дадената архитектура е известно, че зареждането на данните във входните регистри отнема 20 ns, изпълнението на АЛО-то 30 ns и записването на резултата 20 ns. Колко е максимално достижимата производителност измерена в MIPS? 100, 1, 10, 20, 200 109. За компютърна система с дадената архитектура е известно, че зареждането на данните във входните регистри отнема 3 ns, изпълнението на АЛО-то 4 ns и записването на резултата 3 ns. Колко е максимално достижимата производителност, измерена в MIPS? 10 100 1  200 20 110. При зададени стойности на управляващите сигнали A = 0, B = 0 и C = 0, кой от входовете ще се свърже към изхода? D7 D0 D1 D3 111. При зададени стойности на управляващите сигнали A = 0, B = 1 и C = 1, какъв резултат ще се появи на изхода при D1 = 1, D2 = 0, D3 = 1, D4 = 1? 0 не може да се определи 1 112. При F0 = 0 и F1 = 0, коя функция се активира? AB !B A+B Sum 113. При F0 = 0 и F1 = 1, коя функция се активира? AB !B A+B Sum 114. При активирана функция A + B и INVA = 0, A = 0, ENA = 1, B = 0, ENB = 1, каква е стойността на изхода? 0 не може да се определи 1 115. При активирана функция AB и INVA = 0, A = 0, ENA = 1, B = 0, ENB = 1, каква е стойността на изхода? 0 не може да се определи 1 116. При активирана функция AB(F0 = F1 = 0) и INVA = 0, А = 1, ENA = 1, B = 0, ENB = 1, каква е стойността на изхода? 0 не може да се определи 1 117. Какъв тип организация на кеш памет е илюстриран на дадената фигура?  кеш с директна организация кеш с множествено асоциативна организация кеш с асоциативна организация 118. Какъв тип организация на кеш памет е илюстриран на дадената фигура? кеш с директна организация кеш с множествено асоциативна организация кеш с асоциативна организация 119. Какъв тип организация на кеш памет е илюстриран на дадената фигура?  кеш с директна организация кеш с множествено асоциативна организация кеш с асоциативна организация 120. Кои от показаните на фигурата адресни полета подлежат на преобразуване при преобразуване на виртуалния адрес в реален?  полетата и на страницата и на линията в адресите, полето на страницата в адресите, полето на линията в адресите 121. Посочете, какъв блок трябва да има на мястото на жълтия правоъгълник ако представената схема илюстрира вътрешната архитектура на програмируем В/И контролер за прекъсване.  брояч на данните регистър за данните регистър за адресите регистър на маските регистър на заявките 122. Посочете, какви блокове трябва да има на мястото на жълтите правоъгълници в дадена схема на шинна архитектура за сървърна система.  мрежов адаптер мост към шина PCI мост шинен арбитър мост към шина за разширение 123. Каква е посоката на предаване по адресните линии, свързващи модулите памет и вход-изход с адресната шина? еднопосочно, от адресната шина към модулите двупосочно еднопосочно, от модулите към адресната шина Отворени въпроси – от учебника качения са, може да си видите всички оттам! Примерни: 1. Дайте примери за трима души свързани с развитието на компютрите 2. Кой е Чарлз Бабидж 3. Закон на Мур и какво ще се случи след 1 година 4. Описание на компилатор, интерпретатор, виртуална машина ОТВОРЕНИТЕ ВЪПРОСИ ОТ i-had-enough-pls-let-me-go ФАЙЛА ГИ НЯМА!