Logika CMOS Statis

• Catatan studi ini membahas tentang logika CMOS statis, termasuk inverter CMOS, gerbang NAND CMOS, gerbang NOR CMOS, gerbang CMOS kompleks, dan gerbang gabungan.

Inverter CMOS

• Terdiri dari jaringan pull-up PMOS dan jaringan pull-down NMOS.
• Gerbang transistor PMOS dan NMOS terikat sebagai input.
• Drain transistor PMOS dan NMOS terikat sebagai output.
• Ketika input rendah, transistor NMOS mati dan PMOS hidup, sehingga output terhubung ke $V_{DD}$ dan ditarik ke tinggi.
• Ketika input tinggi, transistor NMOS hidup dan PMOS mati, sehingga output terhubung ke ground dan ditarik ke rendah.
• Karakteristik Transfer Tegangan (VTC) adalah plot tegangan output sebagai fungsi tegangan input.
• VTC memiliki lima wilayah:
  • Wilayah A: NMOS mati dan PMOS berada di wilayah linier.
  • Wilayah B: NMOS mati dan PMOS berada di wilayah saturasi.
  • Wilayah C: NMOS berada di wilayah saturasi dan PMOS berada di wilayah saturasi.
  • Wilayah D: NMOS berada di wilayah linier dan PMOS berada di wilayah saturasi.
  • Wilayah E: NMOS berada di wilayah linier dan PMOS mati.
• Ambang Batas Switching ($V_M$) adalah titik di mana $V_{IN} = V_{OUT}$.

Gerbang NAND CMOS

• Terdiri dari jaringan pull-up PMOS dan jaringan pull-down NMOS.
• Jaringan pull-up terdiri dari dua transistor PMOS secara paralel.
• Jaringan pull-down terdiri dari dua transistor NMOS secara seri.
• Jika salah satu input A atau B rendah, maka setidaknya salah satu transistor PMOS hidup, sehingga output terhubung ke $V_{DD}$ dan ditarik ke tinggi.
• Jika kedua input A dan B tinggi, maka kedua transistor NMOS hidup, sehingga output terhubung ke ground dan ditarik ke rendah.

Gerbang NOR CMOS

• Terdiri dari jaringan pull-up PMOS dan jaringan pull-down NMOS.
• Jaringan pull-up terdiri dari dua transistor PMOS secara seri.
• Jaringan pull-down terdiri dari dua transistor NMOS secara paralel.
• Jika kedua input A dan B rendah, maka kedua transistor PMOS hidup, sehingga output terhubung ke $V_{DD}$ dan ditarik ke tinggi.
• Jika salah satu input A atau B tinggi, maka setidaknya salah satu transistor NMOS hidup, sehingga output terhubung ke ground dan ditarik ke rendah.

Gerbang CMOS Kompleks

• Terdiri dari jaringan pull-up PMOS dan jaringan pull-down NMOS yang mewujudkan fungsi kompleks.
• Jaringan pull-down NMOS dirancang untuk mengimplementasikan fungsi logika F.
• Jaringan pull-up PMOS dirancang untuk mengimplementasikan komplemen fungsi logika F.
• Jaringan pull-up PMOS adalah "dual" dari jaringan pull-down NMOS dan dapat didesain dengan mengganti transistor NMOS seri dengan transistor PMOS paralel dan transistor NMOS paralel dengan transistor PMOS seri.
• Contoh: $F = \overline{((A.B)+ (C.D))}$

Gerbang Gabungan

• Gerbang AND-OR-Invert (AOI) mengimplementasikan kombinasi fungsi AND, OR, dan Invert.
• Gerbang AOI biasanya lebih cepat dan lebih ringkas daripada mengimplementasikan fungsi yang sama menggunakan gerbang NAND atau NOR.
• Gerbang OR-AND-Invert (OAI) mengimplementasikan kombinasi fungsi OR, AND, dan Invert.
• Gerbang OAI biasanya lebih cepat dan lebih ringkas daripada mengimplementasikan fungsi yang sama menggunakan gerbang NAND atau NOR.

Catatan studi ini membahas tentang logika CMOS statis, termasuk inverter CMOS, gerbang NAND CMOS, gerbang NOR CMOS, gerbang CMOS kompleks, dan gerbang gabungan. Ketika input rendah, transistor NMOS mati dan PMOS hidup, sehingga output terhubung ke $V_{DD}$ dan ditarik ke tinggi.