9988003205_UA4_T11.pdf

Análisis de circuitos Tema 11. Sistemas secuenciales Análisis de circuitos Tema 11. Sistemas secuenciales Índice 1. Presentación........................................................................... 3 2. Sistemas secuenciales síncronos y asíncronos.................................... 4 3. Bi...

Análisis de circuitos Tema 11. Sistemas secuenciales Análisis de circuitos Tema 11. Sistemas secuenciales Índice 1. Presentación........................................................................... 3 2. Sistemas secuenciales síncronos y asíncronos.................................... 4 3. Biestable R-S disparado por nivel.................................................. 5 4. Biestable D con entrada de habilitación.......................................... 6 5. Flip-flops disparados por flanco.................................................... 7 6. Biestable J-K disparado por flanco................................................. 7 6.1. Ejemplo de cronograma J-K con cambios en dichas entradas..................... 8 7. Biestable tipo T con disparo por flanco........................................... 9 8. Uso de biestables con entrada serie-paralelo.................................... 9 8.1. Ejemplo...................................................................................10 9. Uso como contador................................................................. 10 9.1. Ejemplo...................................................................................10 10. Resumen............................................................................ 11 Referencias bibliográficas............................................................ 12 © Copyright Universidad Europea. Todos los derechos reservados. 2 Análisis de circuitos Tema 11. Sistemas secuenciales 1. Presentación Este tema se centra en los sistemas digitales, concretamente en los sistemas secuenciales. Los sistemas secuenciales se caracterizan porque sus salidas no dependen solo de sus entradas actuales, sino que también dependen de sus entradas anteriores. Figura 1. Sistema secuencial. Consideraremos cada instante como un estado E(t), de manera que el estado actual del sistema será fruto del estado anterior y de las entradas. 𝐸(𝑡) = 𝑓(𝑥(𝑡), 𝐸(𝑡 − 𝛥𝑡)) 𝑧(𝑡) = 𝑓(𝐸(𝑡), 𝑥(𝑡)) Para ello, vamos a centrarnos en hablar de los circuitos biestables, es decir, que tiene dos estados estables. Estos circuitos biestables serán los que conformarán nuestros sistemas secuenciales, por lo que veremos su lógica de activación, ya que estos sistemas se dividen en síncronos y asíncronos. Los biestables tienen distintos usos como almacenamiento de datos paralelos, contadores, registros, etc. © Copyright Universidad Europea. Todos los derechos reservados. 3 Análisis de circuitos Tema 11. Sistemas secuenciales 2. Sistemas secuenciales síncronos y asíncronos Los sistemas secuenciales se subdividen en síncronos y asíncronos. 1. Síncronos. Existirá una —o más de una, en algunos casos— señal de reloj, que sincroniza el funcionamiento global del circuito. o Por nivel: biestables tipo Latch. En este tipo de sincronismo, la lectura de datos se leerá solo en el tramo de reloj que esté predefinido (pudiendo ser lectura a nivel alto o lectura a nivel bajo), obviando lo que ocurra fuera de esa franja. Figura 2. Síncrono. o Por flanco: los conocidos como flip-flops. Pudiendo ser, este flanco, de subida o de bajada de la misma. Solo se leerá en el momento de la subida o en el momento de la bajada, sin tener en cuenta el resto del nivel. Figura 3. Flip-flops. 2. Asíncronos. No hay señal de reloj, los circuitos responden autónomamente a los cambios en las entradas, que se pueden suceder en cualquier momento. © Copyright Universidad Europea. Todos los derechos reservados. 4 Análisis de circuitos Tema 11. Sistemas secuenciales 3. Biestable R-S disparado por nivel Los biestables disparados por nivel también son conocidos como Latch o multivibrador. Figura 4. Latch R-S con entrada activa a nivel ALTO, Latch R-S con entrada activa a nivel BAJO. Como se puede ver, la salida de cualquiera de los dos latch anteriores está realimentando una entrada de puertas NAND o de puertas NOR. Esta realimentación es la que origina la característica de todos los larches y flip-flops. En resumen, el funcionamiento del latch es el siguiente (ejemplo para nivel ALTO): 1. La entrada R activa (‘1’) realiza un RESET del latch (pone la salida a ‘0’). 2. La entrada S activa (‘1’) realiza un SET del latch (pone la salida a ‘1’). 3. Si las entradas están desactivadas (R=0 y S=0), la salida del latch no cambia (Qn = Qn-1). 4. Si se activan las dos entradas (R=1 y S=1), el circuito no funciona correctamente (𝑄 = 0 𝑦 𝑄 = 0). Estos sistemas también pueden tener un nivel de habilitación de lectura a los mismos (un enable).  Si el En tiene que ser igual a 1 o activo a nivel ALTO, quiere decir que siempre que no esté a ese nivel, el biestable no tomará ninguna lectura de las entradas del biestable.  Cuando la señal esté a nivel BAJO, hará que el biestable se quede en su estado de memoria, permitiendo así que mantenga el estado último con el que ha estado evitando que la salida cambie ese estado. Este es uno de los grandes cambios con Figura 5. Biestable R-S disparado respecto a los sistemas combinacionales. por nivel. Nivel de habilitación de lectura Es un valor que controla el estado de lectura del biestable. © Copyright Universidad Europea. Todos los derechos reservados. 5 Análisis de circuitos Tema 11. Sistemas secuenciales 4. Biestable D con entrada de habilitación Este biestable tipo D es ligeramente modificado del R-S: la gran modificación es que este sistema D solo tiene una entrada, la D (además de la posible habilitación EN). Figura 6. Biestable D con entrada de habilitación. Es un sistema mucho más simple que el de R-S, ya que la salida depende totalmente de la entrada D.  Cuando la entada D está a nivel ALTO (y el EN está activo), el estado Q del latch se pondrá a nivel ALTO o SET.  Si la entrada D del sistema está a nivel BAJO (y el EN está activo), el estado Q del latch se pondrá a nivel BAJO o RESET.  Si el EN está a nivel BAJO, la salida Q(t+1) será la salida Q(t) que se tuviera. Dicho de otra manera, si EN=1, la salida Q es igual a la entrada D. Tabla 1. Resumen. EN D(t) Q(t+1) 1 0 0 1 1 1 0 x Q(t) © Copyright Universidad Europea. Todos los derechos reservados. 6 Análisis de circuitos Tema 11. Sistemas secuenciales 5. Flip-flops disparados por flanco El flanco es utilizado en el sincronismo para cubrir la necesidad que surge en, prácticamente, todos los diseños en los que los circuitos diferentes deben tener una sincronización. El término “síncrono” significa que la salida cambia de estado únicamente en un instante específico de una entrada de disparo. De esta manera se puede controlar el momento en el que el circuito cambiará de estado. Esta entrada de disparo es conocida como una señal de flanco. Esta señal, también conocida como reloj o clock (CLK), puede ser:  Los que son disparados por el flanco de subida de la señal de reloj.  Los que son disparados por el flanco de bajada de la señal de reloj. Figura 7. Ejemplo de R-S disparado por flanco de subida. 6. Biestable J-K disparado por flanco El biestable tipo J-K es muy versátil, y uno de los tipos de flip-flops más utilizados.  Diferencia con R-S: la denominación J o K no tienen ningún significado conocido (contrariamente del R-S, que significa Reset-Set). La gran diferencia de este biestable con respecto al R- S es que en el biestable J-K no hay una configuración prohibida o no valida, como era el R=1 y S=1.  Similitud con R-S: por lo que se puede decir que el flip-flop tipo J-K se comporta como uno tipo R-S, a excepción de que resuelve el problema de la salida indeterminada. La entrada J equivale a la entrada S, y la entrada K equivale a la entrada R. © Copyright Universidad Europea. Todos los derechos reservados. 7 Análisis de circuitos Tema 11. Sistemas secuenciales Pero, en este caso, cuando J=1 y K=1, este dispositivo cambia al estado opuesto al que se encontraba. A este modo de funcionamiento se le denomina modo de basculación (toggle). Biestable J-K disparado con flanco de subida La tabla de transición muestra las características de un biestable J-K disparado con flanco de subida. Figura 7. Biestable J-K disparado con flanco de subida. 6.1. Ejemplo de cronograma J-K con cambios en dichas entradas Este es un ejemplo de cronograma J-K con cambios en dichas entradas, y controlado por reloj de flanco de subida y comprobación de la salida Q. Como se puede ver, solo se toma la lectura del cronograma en las subidas del clock, independientemente de que J o K cambien el estado entre medias de dichas subidas del clock. Figura 8. Ejemplo de cronograma J-K con cambios en dichas entradas. © Copyright Universidad Europea. Todos los derechos reservados. 8 Análisis de circuitos Tema 11. Sistemas secuenciales 7. Biestable tipo T con disparo por flanco El biestable tipo T (toggle) es conocido como el biestable de basculación. Este biestable es una simplificación del J-K en sus estados J=0, K=0 y J=1, K=1. Figura 9. Biestable tipo T (toggle). Si la entrada T está a nivel bajo, la salida se mantendrá como estaba en un inicio. Si la entrada T está a nivel alto, generará la basculación y realizará en la salida un cambio de estado. No está disponible comercialmente, pero se puede conseguir con el diagrama que se muestra en la imagen uniendo la entrada J con la entrada K. Figura 10. Biestable tipo T (toggle). 8. Uso de biestables con entrada serie-paralelo En esta figura se muestra un registro de desplazamiento serie-paralelo de cuatro bits. Este es un circuito formado por cuatro flip-flops tipo D que están conectados en serie, realizando una salida (Q3, Q2, Q1 Y Q0) en paralelo. Figura 11. Uso de biestables con entrada serie-paralelo. © Copyright Universidad Europea. Todos los derechos reservados. 9 Análisis de circuitos Tema 11. Sistemas secuenciales 8.1. Ejemplo Si se desea recibir en la salida en paralelo la señal 1011, en el siguiente cronograma se muestra cómo van los bits desplazándose hasta formar esa salida, teniendo en cuenta que la entrada debe ser 1011 en serie. Al ser una señal de cuatro biestables y cuatro bits, serán necesarias cuatro señales de reloj (en este caso, se trabaja con flanco de bajada) para realizar la secuencia. Figura 12. Ejemplo. 9. Uso como contador Esta función, como contador, es muy importante en los sistemas digitales. Estos contadores serán necesarios para contar los sucesos representados por cambios de nivel o impulsos del reloj. Para poder contar, el sistema debe recordar el número actual en el que se encuentra y, de esta manera, poder seguir sumando valores a la siguiente secuencia. Por tanto, es necesaria la utilización de los biestables, ya que son capaces de guardar en memoria el dato anterior para poder modificarlo con el dato que llega. 9.1. Ejemplo A continuación, se supone un ejemplo de un contador binario descendente de 4 bits (24 = 16 posibles estados diferentes), teniendo en cuenta que Q0 es el bit menos significativo (LSB) y que Q3 es el más significativo (MSB). Cada salida del flip-flop es conectada a la entrada de cada flip-flop siguiente. Cada flip-flop bascula al recibir un flanco descendente de señal en el reloj. Figura 13. Ejemplo flip-flop. © Copyright Universidad Europea. Todos los derechos reservados. 10 Análisis de circuitos Tema 11. Sistemas secuenciales Realiza, en el siguiente diagrama, el cronograma que representa el sumador descendente comentado en este apartado. 10. Resumen En resumen, en este tema se han visto los distintos tipos de biestables existentes y sus formas de utilización, tanto síncronos como asíncronos. Y teniendo en cuenta ese sincronismo en flanco o por nivel del sistema. También se ha contado el funcionamiento de estos sistemas digitales, ya que uno de los requerimientos en los sistemas de almacenamiento es el de mantener los datos binarios durante un periodo de tiempo. A continuación, se muestra una tabla resumen de lo visto: Tabla 2. Resumen. RS JK D T Asíncrono Uso común Interés teórico Por nivel Interés teórico Interés teórico Uso común Por flanco Interés teórico Uso común Uso común Interés teórico © Copyright Universidad Europea. Todos los derechos reservados. 11 Análisis de circuitos Tema 11. Sistemas secuenciales Referencias bibliográficas Floyd, T. L. (2006). Fundamentos de sistemas digitales (9na ed.). España: Prentice Hall. Boylestad, R. (2004). Introducción al análisis de circuitos. México: Prentice Hall. © Copyright Universidad Europea. Todos los derechos reservados. 12 Análisis de circuitos Tema 11. Sistemas secuenciales © Todos los derechos de propiedad intelectual de esta obra pertenecen en exclusiva a la Universidad Europea de Madrid, S.L.U. Queda terminantemente prohibida la reproducción, puesta a disposición del público y en general cualquier otra forma de explotación de toda o parte de la misma. La utilización no autorizada de esta obra, así como los perjuicios ocasionados en los derechos de propiedad intelectual e industrial de la Universidad Europea de Madrid, S.L.U., darán lugar al ejercicio de las acciones que legalmente le correspondan y, en su caso, a las responsabilidades que de dicho ejercicio se deriven. © Copyright Universidad Europea. Todos los derechos reservados. 13