Λειτουργικά Συστήματα - Κεφάλαιο 1 - PDF

Λειτουργικά Συστήματα Κεφάλαιο 1 Επισκόπηση Αρχές Υπολογιστικών Σχεδίασης Συστημάτων...

Λειτουργικά Συστήματα Κεφάλαιο 1 Επισκόπηση Αρχές Υπολογιστικών Σχεδίασης Συστημάτων 9η έκδοση By William Stallings Μετάφραση παρουσίασης Ιωάννης Κωνσταντίνου © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Λειτουργικό σύστημα ◼ Χρησιμοποιεί τους πόρους υλικού ενός ή περισσοτέρων επεξεργαστών ◼ Παρέχει ένα σύνολο υπηρεσιών προς τους χρήστες του συστήματος ◼ Διαχειρίζεται δευτερεύουσα μνήμη και συσκευές εισόδου / εξόδου © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Βασικά στοιχεία Μονάδες Επεξεργαστής εισόδου / εξόδου Δίαυλος συστήματος Κύρια μνήμη System Bus © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Επεξεργαστής Εκτελεί τις Ελέγχει τη λειτουργίες λειτουργία του επεξεργασίας υπολογιστή δεδομένων Αναφέρεται ως η κεντρική μονάδα επεξεργασίας (CPU) © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Κύρια μνήμη ◼ Αποθηκεύει δεδομένα και προγράμματα ◼ Συνήθως πτητικές ◼ Τα περιεχόμενα της μνήμης χάνονται όταν κλείνει ο υπολογιστής ◼ Αναφέρεται ως πραγματική μνήμη ή κύρια μνήμη © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Μονάδες εισόδου / εξόδου Δευτερεύουσες συσκευές μνήμης Μετακινούν (π.χ. δίσκοι) δεδομένα μεταξύ του Εξοπλισμός υπολογιστή και επικοινωνιών του εξωτερικού του περιβάλλοντος Τερματικά © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Δίαυλος Συστήματος System Bus ◼Παρέχει επικοινωνία μεταξύ επεξεργαστών, κύριας μνήμης και μονάδων I / O © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  CPU Κύρια Μνήμη Δεδομένα Δεδομένα Δεδομένα Σχήμα 1.1 Συσκευές Υπολογιστή: Γενική Άποψη © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Μικροεπεξεργαστής ◼ Εφεύρεση που επέφερε υπολογιστές γραφείου και φορητούς υπολογιστές ◼ Περιέχει επεξεργαστή σε ένα ενιαίο τσιπ ◼ Ταχύτεροι επεξεργαστές γενικού σκοπού ◼ Πολυεπεξεργαστές ◼ Κάθε τσιπ (κύβος-socket) περιέχει πολλούς επεξεργαστές (πυρήνες) © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected] Μονάδες γραφικής επεξεργασίας (GPU) ◼ Παροχή αποτελεσματικών υπολογισμών σε συστοιχίες δεδομένων χρησιμοποιώντας τεχνικές SIMD (Single-Instruction Multiple Data) που πρωτοστάτησαν στους υπερυπολογιστές ◼ Δεν χρησιμοποιείται πλέον μόνο για την αναπαράσταση προηγμένων γραφικών ◼ Χρησιμοποιείται επίσης για γενική επεξεργασία αριθμών ◼ Φυσικές προσομοιώσεις για παιχνίδια ◼ Υπολογισμοί σε μεγάλα υπολογιστικά φύλλα © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected] Επεξεργαστές ψηφιακού σήματος (DSP) ◼ Αντιμετώπιση σημάτων συνεχούς ροής, όπως ήχου ή βίντεο ◼ Χρησιμοποιήθηκε για να ενσωματωθεί σε συσκευές I/O όπως μόντεμ ◼ Γίνονται τώρα υπολογιστικές συσκευές πρώτης κατηγορίας, ειδικά σε φορητές συσκευές ◼ Κωδικοποίηση / αποκωδικοποίηση ομιλίας και βίντεο (κωδικοποιητές) ◼ Παρέχεται υποστήριξη κρυπτογράφησης και ασφάλειας © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected] Σύστημα εντός του chip (SoC) ◼ Για να ικανοποιήσει τις απαιτήσεις των φορητών συσκευών, ο κλασσικός μικροεπεξεργαστής δίνει τη θέση του στο SoC ◼ Άλλα στοιχεία του συστήματος, όπως τα DSP, οι GPU, οι συσκευές εισόδου / εξόδου (όπως οι κωδικοποιητές και τα ραδιόφωνα) και η κύρια μνήμη, εκτός από τις CPU και τις κρυφές μνήμες, βρίσκονται στο ίδιο chip © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Εκτέλεση εντολής ◼ Ένα πρόγραμμα αποτελείται από ένα σύνολο οδηγιών που είναι αποθηκευμένες στη μνήμη Ο επεξεργαστής Ο επεξεργαστής διαβάζει (ανακτά) τις εκτελεί κάθε εντολή οδηγίες από τη μνήμη Δύο βήματα © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Κύκλος Ανάκλησης Κύκλος Εκτέλεσης Σχήμα 1.2 Βασικός Κύκλος Εντολής © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected] ◼Ο επεξεργαστής λαμβάνει μια εντολή από τη μνήμη ◼ Συνήθως ο μετρητής προγράμματος (PC) κρατά τη διεύθυνση της επόμενης εντολής προς ανάκτηση ◼ Ο PC αυξάνεται μετά από κάθε ανάκτηση © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Καταχωρητής εντολών (IR) ◼ Ο επεξεργαστής Η φορτωμένη εντολή ερμηνεύει την εντολή φορτώνεται στο και εκτελεί την καταχωρητή εντολών απαιτούμενη ενέργεια: (IR) ◼ Μνήμη επεξεργαστή ◼ Επεξεργαστής-I / O ◼ Επεξεργασία δεδομένων ◼ Έλεγχος © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  0 34 15 Κωδικός Λειτουργίας Διεύθυνση (α) Μορφή Εντολής 0 1 15 S Μέγεθος (β) Integer format Μετρητής Προγράμματος (PC) = Διεύθυνση της εντολής Καταχωρητής Εντολών (IR) = Εντολή που εκτελείται Συσσωρευτής (AC) = Προσωρινή αποθήκευση (γ) Εσωτερικοί καταχωρητές CPU 0001 = Φόρτωση του AC από την μνήμη 0010 = Αποθήκευση του AC στην μνήμη 0101 = Πρόσθεση στον AC από την μνήμη (δ) Μερική λίστα κωδικών λειτουργίας Σχήμα 1.3 Χαρακτηριστικά μιας Υποθετικής Μηχανής © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Κύκλος Ανάκλησης Κύκλος Εκτέλεσης Μνήμη Καταχωρητές CPU Μνήμη Καταχωρητές CPU 300 1 9 4 0 300 PC 3 0 1 PC 301 5 9 4 1 AC 0 0 0 3 AC 302 2 9 4 1 1 9 4 0 IR 940 0 0 0 3 941 0 0 0 2 Βήμα 1 Βήμα 2 Μνήμη Καταχωρητές CPU Μνήμη Καταχωρητές CPU 300 1 9 4 0 3 0 1 PC 3 0 2 PC 301 5 9 4 1 0003 AC 0005 AC 5941 IR 5941 IR 302 2 9 4 1 3+2=5 940 0 0 0 3 941 0 0 0 2 Βήμα 3 Βήμα 4 Μνήμη Μνήμη Καταχωρητές CPU 300 1 9 4 0 PC 303 Καταχωρητές CPU 301 5 9 4 1 0005 302 3 0 2 PC AC 2941 0005 AC 2941 IR 2941 IR 0003 940 0002 941 Βήμα 6 Βήμα 5 Σχήμα 1.4 Παράδειγμα της εκτέλεσης Προγράμματος (τα περιεχόμενα της μνήμης και των καταχωρητών σε δεκαξαδική μορφή) © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Διακοπές ◼ Μηχανισμός με τον οποίο άλλες μονάδες μπορούν να διακόψουν την κανονική ακολουθία του επεξεργαστή ◼ Παρέχεται για να βελτιωθεί η αξιοποίηση του επεξεργαστή ◼ Οι περισσότερες συσκευές Ε/Ε είναι πιο αργές από τον επεξεργαστή ◼ Ο επεξεργαστής πρέπει να τεθεί σε παύση για να περιμένει τη συσκευή ◼ Επιζήμια χρήση του επεξεργαστή © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Πίνακας 1.1 Κλάσεις διακοπών Πρόγραμμα Δημιουργείται από κάποια συνθήκη που προκύπτει ως αποτέλεσμα εκτέλεσης εντολών, όπως αριθμητική υπερχείλιση, διαίρεση με μηδέν, προσπάθεια εκτέλεσης παράνομης εντολής μηχανής και αναφορά εκτός του επιτρεπόμενου χώρου μνήμης του χρήστη.. Χρονοδιακόπτης Δημιουργείται από χρονοδιακόπτη μέσα στον επεξεργαστή. Αυτό επιτρέπει στο λειτουργικό σύστημα να εκτελεί ορισμένες λειτουργίες σε τακτική βάση.. Ε/Ε Δημιουργείται από ελεγκτή I / O, για να σηματοδοτήσει την κανονική ολοκλήρωση μιας λειτουργίας ή για να σηματοδοτήσει μια ποικιλία συνθηκών σφάλματος. Σφάλμα Υλικού παράγεται από βλάβη, όπως διακοπή ρεύματος ή μνήμη ή σφάλμα ισοτιμίας αποτυχίας. © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Πρόγραμμα ΕΕ Σχήμα 1.5α ΤΕΛΟΣ Ροή ελέγχου χωρίς διακοπές (α) Χωρίς Διακοπές © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Πρόγραμμα ΕΕ Σχήμα 1.5β Εντολ. ΕΕ Διακοπές, μικρή Χειριστής αναμονή Ε/Ε διακοπών ΤΕΛΟΣ X = διακόπτεται κατά τη διάρκεια εκτέλεσης του προγράμματος χρήστη (β) Διακοπές, Μικρή αναμονή Ε/Ε © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Πρόγραμμα ΕΕ Εντολή ΕΕ Σχήμα 1.5γ Χειριστής Διακοπές, μεγάλη Διακοπών αναμονή Ε/Ε END (γ) Διακοπές Μεγάλη Αναμονή Ε/Ε © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Πρόγραμμα Χρήστη Χειριστής Διακοπών 1 2 i Σημείο διακοπής i+1 M Σχήμα 1.6 Μεταφορά Ελέγχου μέσω διακοπών © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Σχήμα 1.7 Κύκλος Εντολής με Διακοπές © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Time 1 1 4 4 I/O operation I/O operation; processor waits 2a concurrent with processor executing 5 5 2b 2 4 I/O operation 4 3a concurrent with processor executing I/O operation; processor waits 5 5 3b (b) With interrupts 3 (a) Without interrupts Figure 1.8 Program Timing: Short I /O Wait © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Time 1 1 4 4 I/O operation; 2 I/O operation processor waits concurrent with processor executing; then processor waits 5 5 2 4 4 3 I/O operation concurrent with I/O operation; processor executing; processor waits then processor waits 5 5 3 (b) With interrupts (a) Without interrupts Figure 1.9 Program Timing: Long I /O Wait © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Σχήμα 1.10 Απλή επεξεργασία διακοπής © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  T–M Στοίβα ελέγχου T Y Ρουτίνα εξυπηρέτη σης Y+L διακοπών N N+1 Πρόγραμμα Χρήστη (b) Επιστροφή από διακοπή (a) Η διακοπή προκύπτει μετά την εντολή στην θέση Ν Σχήμα 1.11 Αλλαγές στη Μνήμη και τους Καταχωρητές λόγω Διακοπής © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Πολλαπλές διακοπές Παρουσιάζεται διακοπή ενώ γίνεται επεξεργασία Δύο προσεγγίσεις: άλλης διακοπής π.χ. λήψη δεδομένων Απενεργοποιήστε τις από μια γραμμή διακοπές κατά την επικοινωνίας και επεξεργασία μιας ταυτόχρονη εκτύπωση διακοπής αποτελεσμάτων Χρησιμοποιήστε ένα σχήμα προτεραιότητας © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Χειριστής Διακοπών Χ Χειριστής Διακοπών Υ Σχήμα 1.12 Μεταφορά ελέγχου με Πολλαπλές Διακοπές © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Σχήμα 1.13 Παράδειγμα της Χρονικής Ακολουθίας Πολλαπλών Διακοπών © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Ιεραρχία μνήμης ◼ Σχεδιασμός περιορισμών στη μνήμη ενός υπολογιστή ◼ Πόσο? ◼ Πόσο γρήγορα? ◼ Πόσο ακριβό? ◼ Εάν η χωρητικότητα υπάρχει, οι εφαρμογές πιθανώς θα αναπτυχθούν για να την χρησιμοποιήσουν ◼ Η μνήμη πρέπει να μπορεί να συμβαδίζει με τον επεξεργαστή ◼ Το κόστος της μνήμης πρέπει να είναι λογικό σε σχέση με τα υπόλοιπα εξαρτήματα © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Σχέσεις μνήμης Μεγαλύτερη Ταχύτερος χωρητικότητα = χρόνος μικρότερο κόστος ανά πρόσβασης = bit μεγαλύτερο Μεγαλύτερη κόστος ανά bit χωρητικότητα = βραδύτερη ταχύτητα πρόσβασης © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Η ιεραρχία μνήμης ▪ Κατεβαίνοντας την ιεραρχία: ▪ Μείωση κόστους ανά bit ▪ Αύξηση της ικανότητας ▪ Αύξηση του χρόνου πρόσβασης ▪ Μείωση της συχνότητας πρόσβασης στη μνήμη από τον επεξεργαστή Σχήμα 1.14 Η ιεραρχία της Μνήμης © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  0 1 Λόγος των προσπελάσεων που περιλαμβάνουν μόνο το επίπεδο 1 (Λόγος επιτυχίας) Σχήμα 1.15 Απόδοση μιας Απλής Μνήμης δυο Επιπέδων © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected] ◼ Οι αναφορές μνήμης από τον επεξεργαστή τείνουν να συσσωρεύονται ◼ Τα δεδομένα οργανώνονται έτσι ώστε το ποσοστό πρόσβασης σε κάθε διαδοχικά χαμηλότερο επίπεδο να είναι σημαντικά μικρότερο από αυτό του παραπάνω επιπέδου ◼ Μπορεί να εφαρμοστεί σε περισσότερα από δύο επίπεδα μνήμης © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Δευτερεύουσα μνήμη Επίσης αναφέρεται ως βοηθητική μνήμη Εξωτερική Μη πτητική Χρησιμοποιείται για την αποθήκευση αρχείων προγραμμάτων και δεδομένων © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected] ◼ Αόρατο στο λειτουργικό σύστημα ◼ Αλληλεπίδραση με άλλο υλικό διαχείρισης μνήμης ◼ Ο επεξεργαστής πρέπει να έχει πρόσβαση στη μνήμη τουλάχιστον μία φορά ανά κύκλο διδασκαλίας ◼ Η εκτέλεση του επεξεργαστή περιορίζεται από τον χρόνο κύκλου μνήμης ◼ Εκμεταλλεύεται την αρχή της τοπικότητας της αναφοράς © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  (α) Μια μόνο κρυφή μνήμη Κρυφή Κρυφή μνήμη μνήμη επιπέδου 2 επιπέδου 3 Σχήμα 1.16 Η Κρυφή και η Κύρια Μνήμη © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Αριθμός Ετικέτα Block Διεύθυνση Γραμμής Μνήμης α) Κρυφή Μνήμη Block β) Κύρια Μνήμη Σχήμα 1.17 Δομή Κρυφής/Κύριας Μνήμης © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Σχήμα 1.18 Λειτουργίες Ανάγνωσης της Κρυφής Μνήμης © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Μέγεθος κρυφής μνήμης Αριθμός επιπέδων Μέγεθος κρυφής μπλοκ μνήμης Οι κύριες κατηγορίες είναι: Λειτουργί Πολιτική α εγγραφής χαρτογρά φησης Αλγόριθμος αντικατάστα σης © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Cache και μέγεθος μπλοκ Μέγεθος Μέγεθος κρυφής μνήμης μπλοκ Η μονάδα δεδομένων Οι μικρές μνήμες που ανταλλάσσεται cache έχουν μεταξύ της κρυφής σημαντικό αντίκτυπο μνήμης και της στην απόδοση κύριας μνήμης © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Λειτουργία χαρτογράφησης ▪Καθορίζει ποια θέση κρυφής μνήμης θα κατέχει το μπλοκ Όταν εισάγεται ένα μπλοκ, μπορεί να χρειαστεί αντικατάσταση άλλου Δύο περιορισμοί επηρεάζουν το σχεδιασμό: Όσο πιο ευέλικτη είναι η λειτουργία χαρτογράφησης, τόσο πιο σύνθετο είναι το κύκλωμα που απαιτείται για την αναζήτηση στην κρυφή μνήμη © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Αλγόριθμος αντικατάστασης ▪ Λιγότερο πρόσφατα χρησιμοποιούμενος (LRU) αλγόριθμος Least Recently Used (LRU) Algorithm ◼ Αποτελεσματική στρατηγική είναι να αντικαταστήσει ένα μπλοκ που έχει παραμείνει στην μνήμη cache το μακρύτερο χρονικό διάστημα χωρίς αναφορές σε αυτό ◼ Απαιτούνται μηχανισμοί υλικού για τον εντοπισμό του μπλοκ που χρησιμοποιήθηκε λιγότερο πρόσφατα ▪ Επιλέγει το μπλοκ που θα αντικατασταθεί όταν ένα νέο μπλοκ πρόκειται να φορτωθεί στην προσωρινή μνήμη © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Πολιτική εγγραφής Υποδεικνύει πότε πραγματοποιείται η λειτουργία εγγραφής μνήμης Μπορεί να συμβεί κάθε φορά που ενημερώνεται το μπλοκ Μπορεί να συμβεί όταν αντικατασταθεί το μπλοκ Ελαχιστοποιεί τις διαδικασίες εγγραφής Αφήνει την κύρια μνήμη σε απαρχαιωμένη κατάσταση © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Τεχνικές Ε/Ε ▪ Όταν ο επεξεργαστής συναντήσει μια εντολή που σχετίζεται με Ε/Ε, εκτελεί αυτή την εντολή εκδίδοντας μια εντολή στην κατάλληλη ενότητα εισόδου / εξόδου Για λειτουργίες Ε/Ε είναι δυνατές τρεις τεχνικές: Οδηγούμενη Άμεση προσπέλαση : Προγραμματι από διακοπές μνήμης Direct σμένη Ε/Ε Memory Access Ε/Ε (DMA) © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Προγραμματισμένη Ε/Ε ◼ Η ενότητα εισόδου / εξόδου εκτελεί την ενέργεια που ζητήθηκε και στη συνέχεια ορίζει τα κατάλληλα bits στον καταχωρητή κατάστασης Ε/Ε ◼ Ο επεξεργαστής ελέγχει περιοδικά την κατάσταση της μονάδας εισόδου / εξόδου μέχρι να καθορίσει την ολοκλήρωση της εντολής ◼ Με την προγραμματισμένη Ε/Ε το επίπεδο απόδοσης ολόκληρου του συστήματος είναι σοβαρά υποβαθμισμένο © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Οδηγούμενη από διακοπές Ε/Ε Ο επεξεργαστής Ο επεξεργαστής εκδίδει μια εκτελεί τη εντολή εισόδου μεταφορά / εξόδου σε μια δεδομένων και ενότητα και στη συνέχεια στη συνέχεια συνεχίζει να συνεχίζει την κάνει κάποια προηγούμενη άλλη χρήσιμη επεξεργασία εργασία του Η μονάδα Ε/Ε Πιο αποτελεσματική από διακόπτει στη την προγραμματισμένη συνέχεια τον είσοδο / έξοδο, αλλά απαιτεί ακόμα την ενεργή επεξεργαστή για να παρέμβαση του ζητήσει υπηρεσία επεξεργαστή για τη όταν είναι έτοιμος να μεταφορά δεδομένων ανταλλάξει δεδομένα μεταξύ της μνήμης και με τον επεξεργαστή μιας ενότητας εισόδου / © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. εξόδου [email protected]  Μειονεκτήματα οδηγούμενης από διακοπές Ε/Ε ◼Ο ρυθμός μεταφοράς περιορίζεται από την ταχύτητα με την οποία ο επεξεργαστής μπορεί να δοκιμάσει και να σερβίρει μια συσκευή ◼Ο επεξεργαστής συνδέεται με τη διαχείριση μιας μεταφοράς εισόδου / εξόδου ▪ Ορισμένες οδηγίες πρέπει να εκτελούνται για κάθε μεταφορά εισόδου / εξόδου © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected] Απευθείας προσπέλαση μνήμης (DMA) ▪Εκτελείται από μια ξεχωριστή ενότητα στο δίαυλο συστήματος ή ενσωματώνεται σε μια μονάδα εισόδου / εξόδου Όταν ο επεξεργαστής επιθυμεί να διαβάσει ή να γράψει δεδομένα, εκδίδει μια εντολή στη μονάδα DMA που περιέχει: Είτε ζητείται ανάγνωση ή εγγραφή Η διεύθυνση της συσκευής εισόδου / εξόδου που εμπλέκονται Η θέση εκκίνησης στη μνήμη για ανάγνωση / εγγραφή Ο αριθμός των λέξεων προς ανάγνωση / γραφή © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Απευθείας προσπέλαση μνήμης ◼ Μεταφέρει ολόκληρο το μπλοκ δεδομένων απευθείας από και προς τη μνήμη χωρίς να περάσει από τον επεξεργαστή ◼ Ο επεξεργαστής συμμετέχει μόνο στην αρχή και στο τέλος της μεταφοράς ◼ Ο επεξεργαστής εκτελείται πιο αργά κατά τη διάρκεια μιας μεταφοράς, όταν απαιτείται πρόσβαση στον επεξεργαστή στον δίαυλο ◼ Πιο αποτελεσματική από την εισερχόμενη / προγραμματισμένη είσοδο / έξοδο © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected] Συμμετρικοί πολυεπεξεργαστές (SMP) ◼ Ένα αυτόνομο υπολογιστικό σύστημα με τα ακόλουθα χαρακτηριστικά: ◼ Δύο ή περισσότεροι παρόμοιοι επεξεργαστές συγκρίσιμων δυνατοτήτων ◼ Οι επεξεργαστές μοιράζονται την ίδια κύρια μνήμη και διασυνδέονται με ένα δίαυλο ή άλλο σχήμα εσωτερικής σύνδεσης ◼ Οι επεξεργαστές μοιράζονται πρόσβαση σε συσκευές εισόδου / εξόδου ◼ Όλοι οι επεξεργαστές μπορούν να εκτελούν τις ίδιες λειτουργίες ◼ Το σύστημα ελέγχεται από ένα ολοκληρωμένο λειτουργικό σύστημα που παρέχει αλληλεπίδραση μεταξύ των επεξεργαστών και των προγραμμάτων τους στη στάθμη εργασίας, το έργο, το αρχείο και τα στοιχεία στοιχείων © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Απόδοση Κλιμάκωση Ένα σύστημα με Οι πωλητές μπορούν να πολλαπλούς επεξεργαστές προσφέρουν μια σειρά θα διαθέτει υψηλότερη προϊόντων με διαφορετικά απόδοση εάν η εργασία χαρακτηριστικά τιμής και μπορεί να γίνει παράλληλλα απόδοσης Διαθεσιμότητα Βαθμιαία ανάπτυξη Η αποτυχία ενός μόνο Ένας επιπλέον επεξεργαστή δεν σταματάει επεξεργαστής μπορεί να τη μηχανή προστεθεί για να βελτιώσει την απόδοση © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Προσαρμογ έας Ε/Ε Προσαρμογ έας Ε/Ε Σχήμα 1.19 Οργάνωση Συμμετρικού Πολυεπεξεργαστή © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Πολυπύρηνος Επεξεργαστής ◼ Επίσης γνωστό ως πολυεπεξεργαστής chip ◼ Συνδυάζει δύο ή περισσότερους επεξεργαστές (πυρήνες) σε ένα μόνο κομμάτι πυριτίου (κύβος) ◼ Κάθε πυρήνας αποτελείται από όλα τα στοιχεία ενός ανεξάρτητου επεξεργαστή ◼ Επιπλέον, τα multicore chips περιλαμβάνουν επίσης L2 cache και σε ορισμένες περιπτώσεις L3 cache © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected] © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]  Περίληψη ◼ Βασικά στοιχεία ◼ Προσωρινή μνήμη ◼ Κίνητρο ◼ Εξέλιξη του ◼ Οι αρχές κρυφής μνήμης μικροεπεξεργαστή ◼ Σχεδιασμός προσωρινής ◼ Εκτέλεση εντολής μνήμης ◼ Διακοπές ◼ Άμεση προσπέλαση μνήμης ◼ Διακοπές και ο κύκλος εκτέλεσης ◼ Πολυεπεξεργαστές και πολυπήρηνη οργάνωση ◼ Επεξεργασία διακοπών ◼ Συμμετρικοί ◼ Πολλαπλές διακοπές πολυεπεξεργαστές ◼ Ιεραρχία μνήμης ◼ Πολυπύρηνοι υπολογιστές © 2017 Pearson Education, Inc., Hoboken, NJ. All rights reserved. [email protected]