JAVA 3- Regjistrat në Instruksionet e Procesorit

Cili regjistër përmban adresën e një instruksioni që do të lexohet nga procesori?

Çfarë përmban regjistri i instruksionit (IR) sipas tekstit?

Cila është funksioni kryesor i regjistrit të adresës së memories (MAR)?

Çfarë përmban Memory Buffer Register (MBR) sipas tekstit?

Pse procesori e ndryshon vlerën në regjistrin PC pas çdo marrje të instruksionit?

Një instruksion për degëzim ose për anashkalim mund të ndryshojë përmbajtjen e cilës regjistri?

Ku vendoset instruksioni i marrë për ekzekutim sipas tekstit?

Për çfarë nevojitet një mekanizëm i ngjashëm si MAR dhe MBR sipas tekstit?

Çfarë bën njësia aritmetike dhe logjike (ALU) në një procesor?

Cila pjesë e procesorit kontrollon lëvizjen e të dhënave dhe instruksioneve në dhe jashtë procesorit?

Për çka është i nevojshëm busi i brendshëm i procesorit (internal processor bus) sipas Figurës 14.2?

Cila pjesë e procesorit vepron vetëm mbi të dhënat që janë në memorien e brendshme të procesorit?

Cila është funksioni kryesor i njësisë kontrolluese në një procesor?

Cili është elementi i shenjtuar që tregon Figura 14.2 si busin e brendshëm të procesorit?

'Regjistrat' në një procesor janë pjesë e cilit element?

'ALU' në një procesor vepron për çfarë lloj punë?

Cilat janë katër regjistrat tregues që përdoren në mënyrë implicite në disa operacione në 8086?

Cilat janë tre prej katër regjistrave të segmentit që përdoren në mënyrë implicite për të treguar në segmentin e instruksionit aktual?

Çfarë ofrojnë përdorimet e dedikuara dhe implicite të regjistrave në 8086?

Cili është qëllimi i krahasimit të organizimit të regjistrave të procesorit 8086?

Çfarë mund të konkludohet nga deklarata 'Nuk ka një filozofi që pranohet nga të gjithë sa i përket mënyrës më të mirë të organizimit të regjistrave të procesorit'?

Çfarë faktorësh e bëjnë të vështirë përmirësimin e shpejtësisë së ekzekutimit në pipeline, siç sugjerojnë disa dizajnues të IBM S/360?

Cilat janë dy elementet që dizajnuesi duhet të marrë parasysh kur mendon për rritjen e numrit të fazave në pipeline?

Si ndikojnë degëzimi dhe varësitë në memorie në shpejtësinë e ekzekutimit të instruksioneve?

Cilat janë dy faktorët që mund ta bëjnë më komplekse logjikën kontrolluese në një pipeline me numër të madh fazash?

Si mund të ndikojnë puna shtesë në çdo fazë të pipeline në kohën e ekzekutimit të instruksioneve?

Cili është një prej arsyet që bën që pjesa shtesë e punës në pipeline të zgjas kohën e ekzekutimit të instruksioneve?

Çfarë pasoje mund të ketë rritja e numrit të fazave në pipeline lidhur me logjikën kontrolluese?

'Sasia e logjikès kontrolluese rritet duke shtuar numrin e fazave.' Për çfar arsye ështì kjo njè problem për dizajnuesit?

Çfarë është performanca që duhet paguar sipas tekstit?

Cila problematikë e mundshme paraqitet në organizimin e thjeshtë me dy faza?

Si tregon Figura 14.13 radhën e ngjarjeve në kohë?

Cili instruksion është supozuar të jetë instruksioni i fundit për ekzekutim sipas tekstit?

Cili është qëllimi kryesor i paraqitjeve të figura 14.10 dhe 14.11?

Cilat janë disa probleme të tjera që mund të paraqiten sipas tekstit?

Çfarë është karakteristika kryesore e pipeline kur është i plotë sipas tekstit?

Si ndihmon paraqitja tjetër për të qartësuar punën e pipeline sipas tekstit?