Registro e Architettura dei Computer

Introduzione

• La dispensa n. 4 tratta i Bus, l'I/O, la CPU, i componenti, CISC e RISC.
• L'obiettivo è approfondire il libro, capitolo 1.

Bus

• In passato, i processori erano lenti, con un solo BUS di sistema per le operazioni di lettura e scrittura.
• Attualmente, le architetture moderne utilizzano più BUS specializzati per differenti tipologie di traffico.
• Le principali tipologie di BUS sono il SystemBUS (o local BUS) e il BUS di espansione.
• Il BUS di sistema collega la CPU alla memoria di sistema ed è molto veloce.
• Il BUS di espansione collega altri dispositivi (es. disco fisso, scheda audio, scheda video) ed è meno veloce.
• Esistono diversi tipi di BUS di espansione, come PCI, USB, AGP, PCI Express, FireWire, e altri.
• I BUS di espansione gestiscono la comunicazione tra le schede di espansione e la CPU, risolvendo eventuali conflitti.
• I BUS di sistema sono costituiti da un insieme di pin (piedini) con diverse funzionalità.
• I segnali possono essere unidirezionali (da CPU a periferica o da periferica a CPU) o bidirezionali (in entrambe le direzioni).
• Il numero e il tipo di segnali variano a seconda del modello di CPU.

Bus di sistema

• Il bus di sistema, in base al modello di Von Neumann, è utilizzato per la comunicazione tra la CPU e il resto del sistema.
• Il numero di linee del bus varia a seconda dell'architettura, ma tende ad aumentare per migliorare le prestazioni.
• Le linee del bus dati sono bidirezionali e servono per il trasferimento di dati e/o istruzioni tra memoria e CPU.
• Ogni linea può trasportare un bit (0 o 1).
• Un bus a 16 linee può trasferire fino a 16 bit contemporaneamente.
• Il trasferimento avviene in parallelo e scandito dal clock.
• Il bus dati serve per il trasferimento del contenuto della memoria nella CPU e viceversa.
• Le linee del bus indirizzi sono monodirezionali e collegano la CPU ai dispositivi di decodifica.
• Il loro compito è quello di trasportare l'indirizzo di una cella di memoria o di una periferica coinvolta in un'operazione di lettura/scrittura.
• Il numero di linee del bus indirizzi determina la dimensione della memoria indirizzabile fisicamente.
• Un bus indirizzi a 16 linee può indirizzare 2^16locazioni di memoria.
• Ogni linea del bus indirizzi trasporta un bit e rappresenta l'intero indirizzo.
• I numeri di memoria e i contenuti dei registri sono espressi in esadecimale che è più compatto del binario.
• Un indirizzo a 16 linee può esprimere 2^16locazioni di memoria.

Bus di controllo

• Le linee del bus controllo trasportano segnali precisi per compiti specifici (entrata o uscita).
• A differenza degli altri bus, i bit del bus controllo non indicano un singolo messaggio, ma hanno un significato proprio e indipendente.
• I segnali del bus controllo controllano operazioni come lettura (RD), scrittura (WR), e accesso alla memoria (MEM) o a dispositivi di I/O (I/O).
• Questi segnali specificano se un'operazione è di lettura o scrittura e a quale dispositivo è indirizzata.
• Altri segnali del bus controllo, come CLOCK, Interrupt Request (INTR), Interrupt Acknowledge (INTA) e Interrupt Non Mascherabile (NMI) controllano altre funzionalità di interruzione e sincronizzazione.

Input/Output (I/O)

• I dispositivi (periferiche) esterni comunicano con la CPU tramite circuiti di controllo e pilotaggio (interfacce).
• Le periferiche possono essere classificate in dispositivi di ingresso (dati in entrata, es. tastiera, mouse) e uscita (dati in uscita, es. monitor, stampante).
• I trasferimenti di dati tra periferiche e CPU avvengono tramite porte seriali o parallele. Le porte seriali trasferiscono un bit dopo l'altro, mentre le porte parallele trasferiscono più bit contemporaneamente.
• I dispositivi di I/O hanno un range di indirizzi di I/O riservato.
• L'operazione di I/O comporta lettura o scrittura di dati su una periferica, attuata tramite istruzioni particolari di In/Out, che permettono all'unità centrale di determinare l'indirizzo e il dato da trasferire.

Tecniche di gestione delle periferiche

• La tecnica di polling comporta l'interrogazione ciclica delle periferiche per verificare se hanno dati da trasmettere o ricevere. Questa tecnica non è molto efficiente in quanto la CPU perde tempo ad interrogare periferiche inattive.
• La tecnica di interrupt permette alla CPU di essere interrotta da una richiesta di servizio di una periferica, in modo da gestire quelle attività in modo più efficiente. La CPU sospende l'esecuzione del programma corrente per eseguire la richiesta, riprendendo poi il programma da dove lo aveva interrotto. L'accesso diretto alla memoria (DMA) permette alla periferica di trasferire i dati in memoria senza l'intervento della CPU, migliorando le prestazioni.

CPU e le sue componenti

• La CPU è composta da tre componenti principali: unità aritmetico-logica (ALU), unità di controllo (CU) e registri.
• L'ALU esegue operazioni aritmetiche e logiche.
• La CU governa e impartisce gli ordini di esecuzione all'ALU.
• I registri sono aree di memoria ad alta velocità, utilizzate per memorizzare temporaneamente dati utilizzati per i calcoli.
• La CU coordina i trasferimenti di dati tra la CPU, la memoria e i dispositivi di I/O, inviando segnali opportuni sul bus controllo.

I registri generali

• I registri generali sono registri non specializzati utilizzati per memorizzare temporaneamente dati per l'elaborazione.
• Possono contenere dati dalla memoria o da altri registri e sono utilizzati per operazioni e trasferimenti a/da memoria e dall'ALU.
• Esistono diversi tipi di registri, ciascuno con la propria architettura, come quello utilizzato nel processore Intel X86.
• Alcuni registri sono utilizzati dall'ALU mentre altri vengono utilizzati dal programmatore.

Istruzioni e ciclo di esecuzione

• Le istruzioni sono sequenze di operazioni codificate che vengono eseguite in modo sequenziale dalla CPU.
• Il ciclo di esecuzione di un'istruzione si compone di quattro fasi: Fetch (prelievo istruzione dalla memoria), Decode (decodifica istruzione), Execute (esecuzione istruzione), Store (salvataggio risultato in memoria se necessario).
• Le istruzioni di una ISA hanno un opcode (codice operativo) e parametri (operandi) che specificano l'operazione e i dati coinvolti.
• Ogni istruzione è associata a un codice mnemonico che ne descrive la funzione.

ISA

• Una ISA definisce l'insieme di istruzioni supportate da una CPU.
• Le istruzioni sono caratterizzate da un codice operativo e da parametri.
• Esistono diversi tipi di ISA, come RISC e CISC.

RISC e CISC

• Le architetture RISC sono caratterizzate da un insieme di istruzioni semplificate, in modo che vengano eseguite più velocemente e meno accesso alla memoria.
• Le architetture CISC sono caratterizzate da un insieme di istruzioni complesse, in modo che siano eseguite di meno accesso alla memoria.
• I processori CISC utilizzano più transistor per eseguire i microprogrammi, ma hanno meno spazio per i registri; ciò li rende più lenti.
• I processori RISC, essendo progettati con una minore complessità, sono più veloci.

Interazione tra RAM e CPU

• La CPU comunica con la memoria tramite il bus di sistema.
• Le operazioni di lettura e scrittura in memoria sono gestite mediante segnali di controllo specifici.
• L'esecuzione dell'istruzione MOV R1, [0042h], per esempio, comporta una sequenza di operazioni di prelievo dell'istruzione, prelievo dell'indirizzo, lettura del dato dalla memoria e trasferimento di quest'ultimo nel registro R1.

Pipeline

• La tecnica di pipeline permette di sovrapporre diverse fasi dell'esecuzione di istruzioni in modo da incrementare l'efficienza.
• Le istruzioni sono suddivise in diverse fasi (Fetch, Decode, Execute, Store) e vengono eseguite in unità separate.
• Ciò permette di iniziare l'esecuzione di un'istruzione successiva prima che la fase precedente della istruzione corrente sia terminata.