Introduction à VHDL

Introduction à VHDL

• VHDL est un langage de description matérielle (HDL) utilisé pour modéliser et concevoir des circuits électroniques.
• Il est utilisé pour spécifier le comportement et la structure d'un circuit, permettant sa simulation et sa synthèse.

Flot de conception

• Le processus de conception d'un système à partir d'une description HDL suit des étapes:
  • Description en langage VHDL (code HDL).
  • Description RTL (Register Transfer Level).
  • Synthèse.
  • Placement et routage.
  • Programmation de la carte.
  • Chargement du circuit sur le FPGA.

Description RTL

• La description RTL (Register-Transfer-Level) définit les architectures des circuits en terme des transferts et envois de signaux entre les registres.

Structure d'une description VHDL

• Toute description VHDL se compose d'une entité et d'une architecture.
• L'entité décrit l'interface externe du module (entrées et sorties)
• L'architecture décrit la structure interne et le comportement du module

Déclaration des bibliothèques

• Une description VHDL nécessite des bibliothèques normalisées par l'IEEE (Institut of Electrical and Electronics Engineers), notamment la bibliothèque IEEE 1164 .
• Ces bibliothèques définissent les types de signaux électroniques, les fonctions et sous-programmes pour les opérations arithmétiques et logiques

Structure d'une entité

• L'entité spécifie les ports d'entrées, sorties et les modes (entrée, sortie ou entrée-sortie)

L'instruction port

• Les ports définissent les ports d'entrées/sorties d'un circuit
• Les types de signaux: in (entrée), out (sortie), inout (entrée-sortie)
• Type std_logic_vector (vecteur de bits)

Les commentaires

• Les commentaires dans VHDL commencent par "--".
• Les commentaires multilignes ne sont pas standardisés dans certains outils.

L'entête et la fin d'une architecture

• Il n'y a pas de contrainte sur le nom de l'architecture.
• Une architecture peut avoir plusieurs sections

L'indentation

• L'indentation est recommandée pour la lisibilité du code.

Les signaux

• Les signaux représentent les fils internes à une architecture.
• Ils sont déclarés avec leur type (e.g., std_logic, std_logic_vector)

L'initialisation

• Un signal peut être initialisé dans sa déclaration à l'aide de l'opérateur ':='.

Les constantes

• Les constantes sont déclarées avec la syntaxe constant nom_constante: type := valeur;
• Elles sont utilisées pour donner des valeurs immuables aux signaux variables.

L'emplacement des signaux et des constantes

• Avant le mot clé begin dans une architecture.

Le corps d'une architecture

• Il existe quatre styles de description d'architecture en VHDL:
  • Flot de données (dataflow)
  • Structurel
  • Comportemental
  • Mix des trois précédents.

Les instructions concurrentes

• Les instructions concurrentes représentent des opérations qui sont exécutées en parallèle au niveau matériel.
• Déclarations (variables de plusieurs bits, opérateurs booléens, opérateurs logiques, opérateurs relationnels)
• Optimisation de partie combinatoire par le synthétiseur de circuit.

Les instructions concurrentes- l'affectation conditionnelle

• L'opérateur when permet d'affecter une valeur à un signal conditionnellement à une expression logique.
• Les opérations conditionnelles sont traduites par des multiplexeurs (MUX).
• (else expression) fournit une valeur par défaut

Les instructions concurrentes- l'affectation sélective

• L'opérateur with select permet d'affecter un signal à différentes valeurs suivant les valeurs prises par un signal (de sélection).
• Exécution conditionnelle basée sur la valeur d'un signal de sélection.

Les instructions concurrentes- les affectations conditionnelle et sélective

• Relation entre affectation conditionnelle et sélective avec les multiplexeurs en RTL

Exercice 1

• Ecrire un multiplexeur 2 vers 1.
• Utiliser la méthode de la table de vérité, de l'affectation conditionnelle et de l'affectation sélective pour calculer le résultat dans différents cas.

Exercice 2

• Ecrire un multiplexeur 4 vers 1
• Utiliser la méthode de l'affectation conditionnelle et de l'affectation sélective.

Les processus

• Les processus regroupent des instructions séquentielles exécutées dans un ordre précis, généralement pour les opérations qui ne doivent pas être exécutées en parallèle.
• Les processus combinatoires sont sensibles à tous les signaux d'entrée, tandis que les processus séquentiels sont sensibles à des signaux d'horloge (rising_edge/falling_edge).

Les instructions séquentielles – l'instruction if

• L'instruction if permet d'exécuter des blocs d'instructions conditionnellement à une expression booléenne.

Les instructions séquentielles – l'instruction case

• L'instruction case permet de sélectionner un bloc d'instruction basé sur une expression de choix.

Les instructions séquentielles– les variables

• Les variables sont déclarées à l'intérieur des processus.
• Affectation avec l'opérateur ":=".
• L'affectation d'une variable est immédiate.

Les instructions séquentielles – les processus synchrones

• Dans les processus synchrones, les instructions sont exécutées en fonction du front montant ou descendant de l'horloge.
• L'instruction wait (clk) ou rising_edge(clk) ou falling_edge(clk) synchronise la séquence d'exécution aux changements de l'horloge.

Exercice (bascules D)

• Modifier un code de bascules D pour utiliser un reset asynchrone et synchrone

Les instructions séquentielles – les boucles for et while

• Les boucles for sont utilisées avec un nombre d'itérations connu, tandis que les boucles while sont utilisées avec une condition.

Le delta délai

• Le delta délai est le temps entre l'affectation d'une signal et la mise à jour de la valeur de la variable cible dans le composant.

La simulation

• La simulation permet de tester le circuit ou le bloc décrit en VHDL et d'en vérifier le comportement.
• les différentes étapes de la simulation (début, fin et durée des simulations).
• Les outils associés à la simulation (débogage, vérification du code).

Le testbench

• Ensemble de processus qui stimule les entrées et vérifie la sortie.
• Permet une validation plus précise du bon fonctionnement.

Les instructions de vérification

• Instruction ASSERT : pour la vérification des conditions.
• Exemple d'utilisations.