De MOS aux Circuits Intégrés

Transistor à effet de champ (MOS)

False (B)

NMOS et CMOS

<p>La zone inversée du transistor MOS.</p> Signup and view all the answers

<p>Consommation plus faible (C)</p> Signup and view all the answers

<p>Un circuit qui réalise une fonction logique.</p> Signup and view all the answers

<p>False (B)</p> Signup and view all the answers

<p>Vitesse minimale de fonctionnement.</p> Signup and view all the answers

<p>0,5µm = 1993 1µm = 1986 1,5µm = 1986 0,18µm = 1997 0,13µm = 2000 0,1µm = 2002 0,07µm = 2003</p> Signup and view all the answers

<p>Un circuit intégré contenant tous les composants d’un système complet.</p> Signup and view all the answers

<p>False (B)</p> Signup and view all the answers

<p>La loi de Moore prédit le doublement du nombre de transistors sur une puce intégrée tous les deux ans.</p> Signup and view all the answers

<p>False (B)</p> Signup and view all the answers

<p>L'augmentation de la consommation d'énergie et la dissipation thermique.</p> Signup and view all the answers

<p>Un circuit intégré contenant plusieurs processeurs sur une seule puce.</p> Signup and view all the answers

<p>Efficacité.</p> Signup and view all the answers

Un type de transistor à effet de champ (FET) où un champ électrique appliqué à une grille contrôle le flux de courant entre une source et un drain.

Invention de 1959 utilisant la silice pour l'isolant dans les transistors MOS.

Le transistor MOS a été inventé en 1933, mais il n'a été utilisé qu'en 1959 en raison de l'utilisation d'un nouvel isolant, la silice.

Le champ électrique créé par une tension appliquée sur la grille d'un MOS contrôle le flux de courant entre la source et le drain.

Un composant électronique composé d'une grille métallique, d'une couche d'isolant (SiO2) et d'un substrat semiconducteur, où la tension appliquée à la grille contrôle la capacité entre le métal et le semiconducteur.

Un transistor MOS est constitué d'une capacité MOS et de deux électrodes latérales, la source et le drain. Un canal se forme dans le substrat entre la source et le drain lorsqu'une tension positive est appliquée à la grille.

Le transistor MOS est le composant principal des circuits intégrés à grande échelle (VLSI).

La miniaturisation des transistors MOS a progressé de manière exponentielle depuis les années 1960, permettant une augmentation constante de la densité et de la puissance des circuits intégrés.

Le courant drain d'un transistor MOS est proportionnel à la différence de potentiel entre la grille et la source, moins une tension seuil.

La vitesse des portes CMOS augmente de manière exponentielle avec la réduction de la taille des transistors, ce qui permet une augmentation de la fréquence d'horloge des processeurs.

La circuiterie NMOS utilise des transistors MOS N pour construire les portes logiques. Elle était populaire dans les années 1970 et 1980.

La circuiterie CMOS utilise des transistors MOS N et P complémentaires pour réaliser les portes logiques. Elle est aujourd'hui la technologie dominante pour les circuits intégrés.

Un transistor MOS peut être considéré comme un interrupteur commandé par la tension de la grille. Lorsqu'il conduit, il offre une faible résistance, et lorsqu'il est bloqué, il présente une résistance infinie.

La charge et la décharge des capacités du circuit doivent être soigneusement considérées pour optimiser la vitesse et l'efficacité des portes CMOS.

Les réseaux de conduction MOS sont utilisés pour construire des portes logiques en utilisant des transistors MOS comme interrupteurs. La configuration série ou parallèle des transistors détermine la fonction logique générée.

La logique de conduction CMOS utilise des réseaux de transistors MOS N et P complémentaires pour réaliser des portes logiques symétriques, permettant de transmettre efficacement les signaux à la fois haut et bas.

Les portes logiques CMOS sont constituées de deux réseaux de conduction complémentaires: un réseau de transistors N et un réseau de transistors P. Les deux réseaux sont connectés à la sortie, l'un à VDD et l'autre à GND.

Une porte à deux transistors MOS N et P, disposés tête-bêche entre la masse et l'alimentation, avec la même entrée pour les deux grilles. Lorsque l'entrée est haute, le Tr N est en conduction et la sortie est basse. Lorsque l'entrée est basse, le Tr P est en conduction et la sortie est haute.

Une porte CMOS où le réseau de transistors N est en série et le réseau de transistors P est en parallèle. La sortie est haute uniquement lorsque toutes les entrées sont basses.

Une porte logique CMOS qui réalise la fonction logique NON-ET-OU.

Un circuit logique où la tension d'un nœud est définie par plusieurs réseaux de connexion qui le connectent en fonction de la logique des entrées.

Les portes ET, OU et OU EX avec NON-OU EX montrent l'utilisation de réseaux de connexion pour réaliser des fonctions logiques simples.

Les portes trois états utilisent des réseaux de connexion avec un troisième état isolé en plus des états logique 0 et 1. Ce type de porte est souvent utilisé pour les bus et les structures dynamiques.

Un inverseur CMOS qui utilise un interrupteur supplémentaire pour isoler la sortie du circuit. Lorsque l'interrupteur est activé, l'inverseur fonctionne normalement, et lorsqu'il est désactivé, la sortie est isolée.

Une méthode de conception de circuit CMOS où la capacité d'un nœud est utilisée pour stocker temporairement de l'information.

Une technique de logique dynamique qui utilise deux phases: une phase de précharge où la sortie est initialisée à une valeur par défaut, et une phase de décharge où la sortie est changée en fonction de la logique des entrées.

La technologie CMOS est le procédé de fabrication le plus utilisé aujourd'hui pour les circuits intégrés. Elle utilise une succession d'étapes de masquage, de gravure, d'implantation ionique et de dépôt pour réaliser des circuits intégrés.

La fabrication des circuits intégrés CMOS est réalisée sur une tranche de silicium, divisée en plusieurs circuits individuels.

Utilisation d'une technique de photolithographie pour insoler les circuits sur la tranche, en utilisant des masques qui permettent la fabrication de motifs fins.

La fabrication d'un inverseur CMOS implique plusieurs étapes d'oxydation, d'implantation ionique, de dépôt et de gravure pour réaliser les transistors N et P, ainsi que les connexions métalliques.

Une technique de design de circuit VLSI où les composants sont disposés sur une surface plate. La fonctionnalité du circuit dépend directement de la disposition géométrique des transistors et des connexions.

La complexité du design d'un circuit VLSI est comparable à la création d'une carte extrêmement détaillée d'un pays ou d'une tapisserie immense.

Le coût du développement d'un nouveau circuit VLSI peut être très élevé en raison de la complexité du design et de la nécessité de grandes séries pour amortir les coûts.

Les erreurs dans la conception des circuits VLSI sont extrêmement coûteuses à corriger en raison de la complexité des circuits et des volumes de données nécessaires.

Un processeur conçu pour avoir une haute fréquence d'horloge et une grande puissance de calcul.

Une méthode de conception où les étapes de création et d'optimisation du design sont automatisées à l'aide d'outils informatiques.

L'utilisation de plusieurs processeurs sur une seule puce pour améliorer la performance et la puissance de calcul.

Un superordinateur monolithique qui combine un processeur Power 64-bits avec 8 processeurs

Des circuits intégrés qui intègrent plusieurs composants et fonctionnalités sur une seule puce, comme des processeurs, des mémoires, des interfaces d'entrées/sorties, et des blocs pré-conçus.

Une règle selon laquelle des solutions physiques et analogiques sont progressivement abandonnées au profit de dispositifs numériques et logiques, plus performants et plus compatibles avec l'environnement "humain".