Conception de systèmes embarqués et machines d'états

Les sorties d'une machine de Mealy sont déterminées par l'état actuel ET les entrées.

Les sorties d'une machine de Moore ne dépendent que de l'état actuel.

Un délai supplémentaire est nécessaire après un changement d'état interne dans une machine de Mealy avant que la sortie ne reflète le changement.

Le changement d'état interne d'une machine de Mealy n'affecte pas immédiatement la sortie c. La sortie d se met à jour plus rapidement.

Les machines à états finis (FSM) sont utilisées pour modéliser les systèmes qui se déplacent entre différents états en fonction des entrées reçues.

C'est une technique qui permet de redémarrer un circuit électronique à un état initial synchrone. Elle est utilisée pour mettre le circuit dans un état connu et prévisible avant le début de son fonctionnement.

Les resets asynchrones utilisent moins de ressources matérielles car ils ne dépendent pas de l'horloge du circuit. Ils sont donc plus efficaces.

C'est un événement qui se produit lorsqu'un signal passe d'une valeur à une autre.

Cette instruction permet de détecter un front montant d'un signal d'horloge.

C'est un style de codage qui permet de détecter les changements de valeurs des signaux d'horloge.

Un langage de programmation qui décrit le comportement matériel d'un circuit numérique.

Les données d'entrée qui influencent le comportement et les actions d'une machine à états finis.

Les états possibles dans lesquels une FSM peut se trouver à un moment donné.

Les transitions entre les états d'une FSM, déclenchés par des conditions spécifiques.

Les actions effectuées par la FSM en réponse à un état donné.

Le processus de simulation qui permet de vérifier le comportement d'une FSM avant sa mise en œuvre physique.

La description d'une FSM en termes de structure physique et de connexion des composants.

Une boucle combinatoire se produit lorsqu'un signal dépend de lui-même, créant une dépendance circulaire. Cela peut causer des oscillations et rendre le circuit instable.

Les latchs sont des éléments de circuit qui stockent une valeur logique jusqu'à la réception d'un signal activé. Ils sont souvent impliqués dans des designs non intentionnels et peuvent augmenter la complexité du circuit et la consommation de ressources.

L'outil de synthèse est chargé de traduire le code HDL en une description physique du circuit. Cependant, il ne peut pas optimiser la partie du circuit qui concerne les bascules (les éléments de stockage).

Le code HDL (Hardware Description Language) permet de décrire le comportement d'un circuit numérique. Il utilise des instructions concurrentes et des processus combinatoires pour définir les interactions entre les composants du circuit.

Le code RTL (Register Transfer Level) décrit le comportement d'un circuit numérique en termes de transferts de données entre les registres. Il est utilisé pour la simulation et la synthèse du circuit.

L'analyse et l'élaboration sont les premières étapes du processus de compilation d'un circuit numérique. Elles permettent de vérifier la syntaxe du code et de générer une représentation interne du circuit.

La vue Netlist est une représentation graphique du circuit numérique qui montre les connexions entre les différents composants.

Il est important de suivre des règles pour concevoir des circuits numériques synchrones efficaces. Cela nécessite d'éviter les boucles combinatoires, les latchs et d'optimiser l'utilisation des bascules pour garantir la stabilité et la fiabilité.

Le concept de 'pas OK' en design synchrone fait référence à une situation où un circuit présente un rebouclage combinatoire ou un latch non intentionnel, ce qui peut entraîner une instabilité ou une inefficacité.

Les entrées des circuits synchrones, hormis l'horloge et la remise à zéro, doivent être évaluées à la bonne période du cycle d'horloge pour garantir un fonctionnement correct.

La détection de front montant/descendant d'un signal d'entrée est essentielle pour la programmation d'événements dans les systèmes embarqués.

Un circuit sans bruit est un circuit idéal où les signaux ne sont pas affectés par des interférences ou des variations indésirables.

Un rebond est une oscillation fréquente qui affecte un signal numérique, notamment lors de la pression sur un bouton physique.

Pour éliminer le rebond d'un bouton, on utilise généralement une technique de détection de front avec un délai minimal, ignorant ainsi les changements rapides du signal.

Un compteur permet de suivre le temps écoulé après un changement de signal, permettant ainsi de détecter un changement stable et d'ignorer les rebonds.

Un changement stable du signal est considéré comme fiable lorsque le signal reste constant pendant une durée suffisamment longue après le rebond.

Une durée minimale est fixée pour vérifier la stabilité du signal, généralement exprimée en millisecondes.

Lorsque la longueur du chemin combinatoire entre les bascules est trop longue, la fréquence d'horloge maximale du système est limitée. Il est important de réduire cette longueur pour garantir un fonctionnement correct à la fréquence désirée.

Un front montant/descendant d'un signal est la transition de la valeur 0 à la valeur 1 ou vice versa. Pour détecter ces transitions sur d'autres entrées que l'horloge, il faut utiliser un composant dédié.

Le VHDL 2008 offre des fonctionnalités supplémentaires, notamment une syntaxe plus flexible pour les opérations sur les vecteurs binaires.

Les entrées du système, autre que l'horloge et la remise à zéro, doivent être correctement traitées. Cela peut impliquer la détection des fronts montant/descendant, la suppression des rebonds ou la gestion des valeurs non valides.

Un rebond est une variation rapide et indésirable de niveau sur un signal, souvent causé par un interrupteur mécanique. Il est important de gérer les rebonds pour éviter des comportements erratiques.

Les règles pour l'écriture de designs synchrones garantissent un fonctionnement correct et prédictible de la logique du système.

Une bascule D est un circuit logique qui mémorise une valeur binaire. Le temps de propagation combinatoire est le délai entre l'application d'une entrée et la sortie de la valeur mémorisée.