Classificazione delle Architetture CISC e RISC

Introduzione

• Si parla di classificazione delle architetture.

Classificazione in base al numero di istruzioni eseguibili

• Architetture CISC (Complex Instruction Set Computer): Il set di istruzioni è composto da molte istruzioni con lunghezza variabile. Include sia istruzioni semplici che complesse, che necessitano dell'unità di controllo microprogrammata per l'esecuzione.
• Architetture RISC (Reduced Instruction Set Computer): Il set di istruzioni è costituito da un numero ridotto di istruzioni a lunghezza fissa. Comprende solo istruzioni semplici, che possono essere eseguite velocemente dall'unità di controllo cablata.

Architetture CISC

• L'approccio CISC è stato sviluppato per facilitare la programmazione ad alto livello.
• L'uso di linguaggi ad alto livello crea uno scarto tra le operazioni consentite dal linguaggio e quelle dell'architettura del calcolatore.
• Le architetture CISC hanno un ricco insieme di istruzioni macchina, simili ai comandi di alto livello.
• Questo permette compilatori meno complessi e codice eseguibile più compatto.

Architetture RISC

• L'approccio RISC non usa la microprogrammazione.
• Le architetture RISC dispongono di poche istruzioni macchina semplici.
• Le istruzioni prevedono operandi nei registri.
• Solo poche istruzioni (es. Load e Store) fanno riferimento alla memoria.
• Le architetture RISC dispongono di molti registri generali.
• Le architetture RISC usano semplici formati di indirizzamento.
• Ogni istruzione macchina è completata in un ciclo macchina.

Architetture CISC e RISC

• IA-32 (famiglia processori Intel fino al Pentium IV): è di tipo CISC. Le istruzioni macchina hanno lunghezza variabile, sono difficili da decodificare velocemente, e molti riferimenti alla memoria.
• IA-64 (nuova famiglia processori Intel a partire da ITANIUM): è di tipo RISC. Le istruzioni macchina hanno lunghezza fissa, sono facili da decodificare, con molti registri e poche istruzioni con riferimenti alla memoria.

Classificazione di Flynn (1972)

• SISD (Single Instruction Single Data): Un singolo processore esegue un flusso di istruzioni su un singolo insieme di dati.
• SIMD (Single Instruction Multiple Data): Un'istruzione macchina viene eseguita simultaneamente su più insiemi di dati.
• MISD (Multiple Instruction Single Data): Più processori eseguono diverse sequenze di istruzioni su un singolo insieme di dati (modello non comune).
• MIMD (Multiple Instruction Multiple Data): Più processori eseguono simultaneamente diverse sequenze di istruzioni su diversi insiemi di dati. (multiprocessori o multicomputer)

Modello SISD

• Il modello di Von Neumann, basato su un unico processore che esegue una sola istruzione per volta su un dato scalare.
• Le istruzioni vettoriali sono trasformate in istruzioni scalari eseguite sequenzialmente.
• L'esecuzione è strettamente sequenziale (solo un'istruzione per volta).
• L'ordine di esecuzione è definito dal programma.
• Un'immagine mostra la CPU, la memoria e le periferiche connessi da un bus.
• Il bus ha un limite architetturale, il collo di bottiglia, perché il processore può prelevare una istruzione alla volta dalla memoria.

Modello SISD con Pipeline

• L'esecuzione dell'istruzione è divisa in più stadi (fetch, decode, operand fetch, execute, write back).

• La tecnica del pipelining sovrappone gli stadi di diverse istruzioni, migliorando l'efficienza.

• Ogni stadio è gestito da un'unità HW dedicata.

• Lo schema mostra le diverse fasi del ciclo d'istruzione e le unità coinvolte.

• La pipeline a cinque stadi è illustrata con un diagramma temporale che mostra la sovrapposizione temporale delle istruzioni.

• Il modello SISD basato su pipelining rimane seriale nella sequenza temporale delle istruzioni e nella successione dei loro stadi.

• L'esecuzione paralella succede a livello degli stadi del ciclo d'istruzione.

• Il vantaggio principale del pipelining è quello di aumentare la frequenza di completamento delle istruzioni, aumentando il throughput.

• Viene mostrata la latenza e il throughput.

• Il pipelining introduce difficoltà (hardware più complesso, consumo maggiore) che limitano la potenzialità in situazioni reali.

• Considerate le istruzioni di salto e le dipendenze tra le istruzioni (es. conflitto RAW).

• Soluzioni come branch prediction e delayed branch sono utilizzate per affrontare le dipendenze data.

• Non tutte le istruzioni necessitano di tutti gli stadi della pipeline.