Digitaltechnik 4

Don’t Care

• Boolesche Funktion hat immer einen Ausgang (nie undefiniert)
• Bei einigen Kombinationen der Eingabe, ist uns die Ausgabe egal
• Dies bietet Optimierungspotential
• Können dann Ausgabe selber festlegen
• Werte heißen Don’t Care Werte

Sieben Segment Decoder

• Haben 10 Ziffern die wir anzeigen möchten
• Haben 4 binäre Eingänge, daher 16 Zustände (6 wollen wir nicht anzeigen)
• Ist uns egal ob dann ein Segment leuchtet oder nicht

Beispiel Prime-Indizes

• Hardwarefunktion die erkennen soll, ob es eine Primzahl ist
• Wenn eine Primzahl erkannt wird, geben wir den Primzahlindex aus
• Wenn keine Primzahl, ist uns die Indexvariable egal Sieben Segment Decoder
• Diese Art der Optimierung wird immer bei der Konstruktion von Hardware verwendet
• Senkt die Kosten und verbessert die Geschwindigkeit der Schaltkreise
• Gibt einen speziellen IC für diesen Zweck (74er Serie 7447 mit 4-Bit-Eingabe)
• Dekodiert die sieben Segmente einzeln

Verzögerung der Ausbreitung

• Ideale Gatter haben keine Laufzeitverzögerung (schalten sofort)
• In der realen Welt hat alles Laufzeitverzögerung
• Folge davon kann sein, dass sich Schaltkreise schlecht verhalten

Static Hazards

• Kann aufgrund leicht unterschiedlicher Laufzeitverzögerungen zu Glitches kommen
• z.B. ein Eingang wurde bereits abgeschaltet, aber ein anderer ist noch nicht aktiv
• Static Hazards können schon in der KV-Karte identifiziert werden
• Passiert, wenn zwei Blöcke einen Übergang haben, aber nicht verbunden sind

Quine-McCluskey

• Tatsächliche Minimierung komplexer Schaltkreise erfolgt mit Algorithmen wie QMC
• Gleicher Ansatz wie KV-Karten, nur in tabellarischer Form
• Kann relativ effizient in Computern implementiert werden
• NP vollständig (hat eine asymptotische exponentielle Laufzeit)
• Ungeeignet für Funktionen mit großen Eingängen

Espresso

• Keine exponentielle Laufzeit (heuristischer Algorithmus)
• Für große Eingangsbereiche
• Ergebnis der Minimierung ist ziemlich gut, aber nicht immer optimal

Speicherzelle

• Internen Zustand beibehalten
• Sequentielle Schaltkreise
• Leistung der Schaltkreise hängt nicht nur von den extern aufgebrachten Reizen ab, sondern auch vom internen Zustand des Schaltkreises
• Schaffen einen Zyklus, in dem der Ausgang von Gate A mit dem Eingang von Gate B verbunden wird und der Ausgang von Gate B mit dem Eingang von Gate A verbunden wird

SR-Flip-Flop

• Grundlegende Speicherzelle, wird als Flip Flop bezeichnet
• Fachbegriff: Latch oder bistabiler Multivibrator
• Astabiler Multivibrator (Oszillator), monostabiler Multivibrator (Treppenbeleuchtung)

Triggering

• SR Flip Flop ist ein pegelgesteuertes Gerät (agiert asynchron)

• Hängt nicht von einem Taktsignal ab

  Moderne Datenverarbeitung beschäftigt sich hauptsächlich mit getakteten Schaltungen, welche flankengetriggert sind

• Bei Edge-getriggerten-Geräten ist die Aktion nur am Taktrand. Kann eine positive Flanke 0->1 sein oder eine negative Flanke 1->0

Initialisierung

• SR FF kleinste Speicherzelle (1-Bit-RAM)
• Wenn Schaltungen anfangs unter Spannung steht, ist der Anfangszustand undefiniert
• Q dann 1 oder 0 (können es vorher nicht wissen)
• FF auf definierten Zustand zurücksetzen
• Eingänge sind invertiert
• Um Settingmodus zu aktivieren, S Pin auf low ziehen

Undefinierte Zustände

• Illegaler Zustand Q = ¬ Q = 1
• Möglicherweise gehen nicht beide gleichzeitig Richtung 0 (undefiniertes Verhalten)
• Ein Signal ist immer schneller als das andere.

D Flip Flop - Heißt Data oder Delay Flip Flop

• Speichert ein Bit Daten und ist Edge-getriggert
• Hat einen Dateneingang und Takteingang
• Bei der ansteigenden Flanke des Taktsignals, speichert Q den Wert von D
• Können es aus drei SR FF und einem AND-Gatter bauen

Verschiedene D Flip Flops

• D Flip Flopp ist die grundlegende synchrone 1-Bit SRAM Speicherzelle
• Gibt es auch mit zusätzlichen asynchronen SR Inputs (RST)

Gated Flip Flops

• Behaupten flankengetriggert zu sein, obwohl sie es nicht sind
• Bieten ähnliches Verhalten so lange, wie CLK = 1. D FF sollte sich nicht so verhalten

Abstraktionsebene

• JK-FF -> D-FF -> SR-FF -> NAND Gatter -> Tranistoren

JK Flip Flop

• Synchrones Bauelement mit zwei Steuereingängen J und K
• Zwei Ausgänge Q und ¬Q
• Neue Befehle: halten, setzen, zurücksetzen, umschalten