Architettura di Von Neumann e Memoria

Modello Logico Funzionale di un Elaboratore

• Il modello si basa sull'architettura di Von Neumann, datata 1945.
• Quest'architettura prevede: CPU, memoria centrale, dispositivi di input e output connessi tramite un bus.
• L'architettura di Von Neumann funge da base per la gran parte degli elaboratori moderni.

Memoria Centrale

• La memoria è un dispositivo che memorizza informazioni sotto forma di bit.
• Può contenere dati e istruzioni.
• Le operazioni principali sono la lettura (RD) e la scrittura (WR).
• L'unità di memoria è organizzata in locazioni (celle) identificate da un indirizzo.
• Ogni locazione contiene una "voce di memoria" di una determinata dimensione.
• La memoria centrale, in particolare la RAM (Random Access Memory), è volatile e con capacità limitata.
• La capacità della memoria è misurata in byte e suoi multipli (kilobyte, megabyte, gigabyte, ecc.).

Bus

• Il bus è un canale di comunicazione tra i componenti del sistema.
• Esistono i bus dati (trasportano dati e istruzioni), bus indirizzi (identificano le locazioni di memoria), e bus di controllo (governano le operazioni).
• I bus sono essenziali per il trasferimento di dati tra i vari componenti dell'elaboratore.

CPU (Central Processing Unit)

• La CPU è il "cervello" del sistema.
• Contiene un'ALU (Arithmetic Logic Unit) per operazioni logiche e aritmetiche (incluse le operazioni "di confronto").
• Contiene anche un CU (Control Unit) per la gestione e il controllo del flusso delle istruzioni.
• Comprende anche i registri, utilizzati per memorizzare temporaneamente dati e istruzioni.
• I registri comprendono elementi come AR, DR, SR, RO...Rn, IR, PC, SP e altri registri specializzati per le diverse funzioni.
• Alcuni registri sono cruciali per il funzionamento del ciclo macchina.
• La CPU dispone di un' unità di controllo per interpretare le istruzioni e indirizzare i dati, controllando tutte le fasi del ciclo macchina.

Ciclo Macchina

• Il ciclo di funzionamento di una CPU si suddivide in fasi:
  • Fetch: Recupero dell'istruzione dalla memoria.
  • Decode: Decodifica dell'istruzione.
  • Execution: Esecuzione dell'istruzione.
  • Memory: Accesso alla memoria per i dati necessari.
  • Write Back: Scrittura del risultato nella memoria.
• Queste fasi sono cruciali per l'esecuzione di ogni singola istruzione, seguendo una sequenza ordinata e controllata dalla CU.

Ciclo Macchina Sequenziale

• L'esecuzione delle istruzioni avviene in sequenza, completando ogni fase prima di passare alla successiva, governato dal clock del sistema.
• Questo approccio è fondamentale per il funzionamento degli elaboratori tradizionali.

Ciclo Macchina - Pipeline

• L'esecuzione parallela delle diverse fasi, con più istruzioni trattate contemporaneamente, aumenta l'efficienza.
• La pipeline consente di elaborare più istruzioni in modo sovrapposto, migliorando le prestazioni, grazie alla suddivisione del ciclo macchina in stadi indipendenti.

Caratteristiche della CPU

• Parallelismo dei dati: numero di bit processati simultaneamente.
• Frequenza di clock: numero di cicli al secondo.
• Struttura interna: tecnologia produttiva.
• Core: quantità di unità di elaborazione.
• La frequenza di clock e il numero di core sono fattori chiave per determinare le prestazioni della CPU.
• La velocità delle periferiche collegate impatta sulla prestazione della CPU.

Logica I/O

• Interazione con la periferia.
• Gestione di bus di dati e indirizzi.
• Controllo e sincronizzazione delle operazioni I/O.
• La logica I/O gestisce il flusso di dati tra l'elaboratore e l'ambiente esterno, garantendo comunicazione e controllo dei dispositivi periferici.