Architecture des ordinateurs (PISI 2) TD N°3 PDF

UNIVERSITE DE SFAX Année Universitaire Faculté des Sciences de Sfax 2024//2025 Département d’informatique et de communication Architecture des ordinateurs (PISI 2) TD N...

UNIVERSITE DE SFAX Année Universitaire Faculté des Sciences de Sfax 2024//2025 Département d’informatique et de communication Architecture des ordinateurs (PISI 2) TD N°3 Objectifs : Etude de carte mémoire Conception de carte mémoire Effet piplinne Exercice 1 : Une carte micro-programmée comporte un composant RAM et un composant EPROM câblés sur le bus d’adresse come indiqué ci-dessous : 1. Indiquer le rôle de l’entrée E1. Quel doit être l’état actif de cette entrée E pour effectuer une écriture d’une donnée dans la RAM (U1). 2. Déterminer la capacité du composant U1 en Kbits et en Ko. 3. En supposant que les lignes A15, A14, A13, et A12 du bus d’adresse sont à l’état logique bas, déterminer la plage d’adresse occupée par le composant U1. 4. Déterminer la capacité du composant U2 en Kbits et en Ko. 5. Sachant que le bit A15 du bus d’adresse est inversé puis connecté à l’entrée E2 du composant U2, déterminer la plage d’adresse occupée par le composant U2 Exercice 2 : Conception mémoire 8 bits : On désire construire une mémoire RAM de 2 M x 8 bits en utilisant des boitiers mémoires 256 K de 1 bit. 1. Quel est le nombre des fils d'adresses nécessaire pour adresser tous les octets de cette mémoire. 2. Rappeler l'intérêt d'utiliser les boitiers 256K x 1 bit plutôt que des boitiers 32k x 8 bits, qui ont la même capacité mémoire 3. Dessiner schématiquement l'ensemble de la mémoire RAM construite à l'aide de ses boitiers, en précisant leur nombre, et expliquer le fonctionnement du circuit sur un exemple Exercice 3 Un processeur possède un pipeline à 4 étages (Fetch-Decode-Execute-Write). La lecture des données est faite lors de l'étape Execute. Un programme est composé des instructions suivantes : ADD R4, R1, R2 ; R4