Sytemes Logiques et Architecture Des Ordinateurs PDF

SYSTÈMES LOGIQUES ET ARCHITECTURE DES ORDINATEURS CHAPITRE V – LE MICROPROCESSEUR PLAN DU CHAPITRE 1 Introduction 4 Architecture de la CPU 2 Caractéristiques de la CPU 5 Fonc...

SYSTÈMES LOGIQUES ET ARCHITECTURE DES ORDINATEURS CHAPITRE V – LE MICROPROCESSEUR PLAN DU CHAPITRE 1 Introduction 4 Architecture de la CPU 2 Caractéristiques de la CPU 5 Fonctionnement de la CPU 3 Puissance de la CPU ARCHITECTURE DES ORDINATEURS ET SYSTEMES LOGIQUES- IHEC - 1BI - A.U 2024-2025 2 INTRODUCTION  L’Invention du transistor en 1948 a permis la miniaturisation de la taille des processeurs.  Avant 1970, les composants d’un processeur ne pouvaient pas tenir dans un seul circuit intégré.  En 1971, fut lancé le premier microprocesseur, le 4004 de Intel, qui intègre tous les composants dans un même circuit intégré.  Les recherches scientifiques visent à créer des puces de plus en plus petites en réduisant la taille du transistor. ARCHITECTURE DES ORDINATEURS ET SYSTEMES LOGIQUES- IHEC - 1BI - A.U 2024-2025 CARACTÉRISTIQUES DU MICROPROCESSEUR  Le microprocesseur (CPU : Control Processing Unit - UCT : Unité Centrale de Traitement) est le composant de base d’un ordinateur, il représente le cerveau de la machine.  Il est composé de milliers de circuits élémentaires qui réalisent chacun une opération logique.  Il réalise les opérations de calcul et de comparaison et contrôle les autres composants de la machine en émettant des commandes.  Il est cadencé par une horloge dont la fréquence est mesurée en Gigahertz (milliards d’impulsions par seconde) ARCHITECTURE DES ORDINATEURS ET SYSTEMES LOGIQUES- IHEC - 1BI - A.U 2024-2025 PUISSANCE D’UN MICROPROCESSEUR  La puissance d’un microprocesseur est donnée par le nombre d’instructions qu’il peut exécuter par seconde. Elle est exprimée en MIPS (Millions d’Instructions Par Seconde)  Elle repose sur les caractéristiques suivantes :  Jeu d’instructions  La complexité de son architecture  La largeur des mots mémoire  La vitesse de l’horloge ARCHITECTURE DES ORDINATEURS ET SYSTEMES LOGIQUES- IHEC - 1BI - A.U 2024-2025  PUISSANCE DE LA CPU JEU D’INSTRUCTIONS  Définit l’ensemble des instructions machines (addition, soustraction,.., comparaison,..) supportées par un microprocesseur et la façon de représenter les instructions et les opérandes en mémoire.  Exemple de jeu d’instructions  Jeu d’instructions réduit : RISC (Reduced Instruction Set Computer)  Jeu d’instructions étendu : CISC (Complex Instruction Set Computer) ARCHITECTURE DES ORDINATEURS ET SYSTEMES LOGIQUES- IHEC - 1BI - A.U 2024-2025  PUISSANCE DE LA CPU JEU D’INSTRUCTIONS  Jeu d’instruction RISC (Reduced Instruction Set Computer) :  Chaque instruction effectue une opération élémentaire  Conçu pour minimaliser le nombre de types d’instructions (20% des instruction d’un ordinateur exécutent 80% du travail)  Réduction de la complexité du microprocesseur  Moins de transistors.  Plus rapide. ARCHITECTURE DES ORDINATEURS ET SYSTEMES LOGIQUES- IHEC - 1BI - A.U 2024-2025  PUISSANCE DE LA CPU JEU D’INSTRUCTIONS  Jeu d’instructions étendu : CISC (Complex Instruction Set Computer) :  Chaque instruction effectue plusieurs opérations élémentaires (par exemple, charger une valeur en mémoire, effectuer une opération de calcul ensuite charger le résultat dans la mémoire) ARCHITECTURE DES ORDINATEURS ET SYSTEMES LOGIQUES- IHEC - 1BI - A.U 2024-2025  PUISSANCE DE LA CPU COMPLEXITÉ  Se mesure par le nombre de transistors qui composent le microprocesseur.  Plus le nombre de transistors augmente plus le microprocesseur peut traiter des tâches complexes. ARCHITECTURE DES ORDINATEURS ET SYSTEMES LOGIQUES- IHEC - 1BI - A.U 2024-2025  PUISSANCE DE LA CPU LARGEUR DES MOTS MÉMOIRE  Correspond au nombre de bits échangées en parallèle avec la mémoire centrale  Plus ce nombre augmente, plus la capacité de l’ordinateur à traiter des grands nombres augmente.  Les premiers ordinateurs ne pouvaient pas traiter plus que 4 bits à la fois  Actuellement, les microprocesseurs sont passés à 32 et 64 bits. ARCHITECTURE DES ORDINATEURS ET SYSTEMES LOGIQUES- IHEC - 1BI - A.U 2024-2025  PUISSANCE DE LA CPU L’HORLOGE  L’horloge permet de synchroniser les opérations élémentaires effectuées par les circuits du microprocesseur.  L’horloge émet des signaux à une fréquence extrêmement précise à chaque fin de période.  Les opérations élémentaires sont exécutées pendant un cycle ou ensemble de cycles de l’horloge.  La fréquence du microprocesseur est en fait la fréquence de son horloge. Plus elle est élevée, plus le nombre d’instructions pouvant être traitées est élevé. ARCHITECTURE DES ORDINATEURS ET SYSTEMES LOGIQUES- IHEC - 1BI - A.U 2024-2025 ARCHITECTURE DE LA CPU ARCHITECTURE DES ORDINATEURS ET SYSTEMES LOGIQUES- IHEC - 1BI - A.U 2024-2025 ARCHITECTURE DE LA CPU  Le microprocesseur est constitué de :  L’Unité Arithmétique et Logique (UAL, ALU (Arithmetic and Logic Unit) : c’est l’organe de calcul du calculateur.  Registres : zones de stockage temporaire des données de travail de l’UAL (opérandes + résultats intermédiaires)  L’unité de contrôle (UC, CU : Control Unit) ou unité de commande. Elle envoie les ordres (ou commandes) à tous les autres composants de la machine afin d’exécuter des instruction. ARCHITECTURE DES ORDINATEURS ET SYSTEMES LOGIQUES- IHEC - 1BI - A.U 2024-2025 L’UNITÉ DE COMMANDE  Elle est composé de circuits et registres (compteur ordinal, registre d’instruction, décodeur, séquenceur) qui lui permettent de réaliser un ensembles d’opérations synchronisées.  Elle effectue la recherche en mémoire des opérandes et des instructions à exécuter.  Elle décode (en binaire) les opérations à réaliser.  Elle réalise l’exécution des opérations  Effectue la préparation de l'instruction suivante.  Elle permet de séquencer le déroulement des instructions. ARCHITECTURE DES ORDINATEURS ET SYSTEMES LOGIQUES- IHEC - 1BI - A.U 2024-2025  ARCHITECTURE DE LA CPU L’UNITÉ DE COMMANDE Registre d’adresse Compteur ordinal Séquenceur Registre Décodeur d’instruction d’instruction ARCHITECTURE DES ORDINATEURS ET SYSTEMES LOGIQUES- IHEC - 1BI - A.U 2024-2025 L’UNITÉ ARITHMÉTIQUE ET LOGIQUE  Elle est composée de circuits logiques tels que les additionneurs, soustracteurs, comparateurs logiques…etc., afin d’effectuer les calculs et les opérations logiques des différents instructions à exécuter,  Les données à traiter se présentent aux entrées de l’UAL, sont traités, puis le résultat est fourni en sortie et généralement stocké dans un registre dit accumulateur.  Les informations qui concernent l’opération sont envoyées vers le registre d’état. ARCHITECTURE DES ORDINATEURS ET SYSTEMES LOGIQUES- IHEC - 1BI - A.U 2024-2025  ARCHITECTURE DE LA CPU L’UNITÉ ARITHMÉTIQUE ET LOGIQUE Accumulateur Registre d’états UAL Registre de données ARCHITECTURE DES ORDINATEURS ET SYSTEMES LOGIQUES- IHEC - 1BI - A.U 2024-2025 LES REGISTRES  Un registre est une zone mémoire à l’intérieur du microprocesseur de faible capacité de stockage.  Ils permettent de mémoriser des mot mémoires ou des adresses d’une façon temporaire lors de l’exécution des instructions. ARCHITECTURE DES ORDINATEURS ET SYSTEMES LOGIQUES- IHEC - 1BI - A.U 2024-2025 FONCTIONNEMENT DU MICROPROCESSEUR  Le microprocesseur exécute un programme qui est une suite d’instructions enregistrées dans la mémoire centrale.  Une instruction est codée sur un ou plusieurs octets  Le premier octet est réservé au type de l’opération, les autres octets sont réservés aux adresses des opérandes  Exemple d’instruction : ADD adresse_operande_1, adresse_operande_2 ARCHITECTURE DES ORDINATEURS ET SYSTEMES LOGIQUES- IHEC - 1BI - A.U 2024-2025 FONCTIONNEMENT DU MICROPROCESSEUR  Le microprocesseur exécute un programme qui est une suite d’instructions enregistrées dans la mémoire centrale.  Une instruction est codée sur un ou plusieurs octets  Le premier octet est réservé au type de l’opération, les autres octets sont réservés aux adresses des opérandes  Exemple d’instruction : ADD adresse_operande_1, adresse_operande_2 ARCHITECTURE DES ORDINATEURS ET SYSTEMES LOGIQUES- IHEC - 1BI - A.U 2024-2025 FONCTIONNEMENT DU MICROPROCESSEUR  Pour exécuter les instructions dans l’ordre établi par un programme, le microprocesseur doit savoir à chaque instant l’adresse de la prochaine instruction à exécuter.  L’U.C utilise le compteur ordinal qui est un registre qui fournit l’adresse de la prochaine instruction.  Le compteur ordinal est appelé également pointeur d’instruction ARCHITECTURE DES ORDINATEURS ET SYSTEMES LOGIQUES- IHEC - 1BI - A.U 2024-2025 FONCTIONNEMENT DU MICROPROCESSEUR  Exemple ARCHITECTURE DES ORDINATEURS ET SYSTEMES LOGIQUES- IHEC - 1BI - A.U 2024-2025 FONCTIONNEMENT DU MICROPROCESSEUR  Pour savoir le type de l’opération à exécuter (addition, soustraction,...), le microprocesseur lit le premier octet de l’instruction pointée par le compteur ordinal.  Le code de l’opération est rangé dans un registre appelé registre d’instruction.  Le code de l’opération est décodé par le décodeur d’instructions contenus dans le microprocesseur. ARCHITECTURE DES ORDINATEURS ET SYSTEMES LOGIQUES- IHEC - 1BI - A.U 2024-2025 FONCTIONNEMENT DU MICROPROCESSEUR  Pendant que l’instruction est décodée, le pointeur d’instruction est incrémenté pour pointer vers l’instruction suivante ARCHITECTURE DES ORDINATEURS ET SYSTEMES LOGIQUES- IHEC - 1BI - A.U 2024-2025 FONCTIONNEMENT DU MICROPROCESSEUR  Des signaux de commande pour l’UAL sont produits en fonction de l’opération demandée qui est exécutée puis le processus de lecture et de décodage des instructions recommence.  L’UAL utilise des registres de travail qui stockent les données intermédiaires comme l’accumulateur ARCHITECTURE DES ORDINATEURS ET SYSTEMES LOGIQUES- IHEC - 1BI - A.U 2024-2025 FONCTIONNEMENT DU MICROPROCESSEUR  A la suite de chaque instruction, le registre d’état est actualisé en fonction du dernier résultat.  Chacun des bits du registre d’´état est un indicateur d’état ou flag (drapeau) ARCHITECTURE DES ORDINATEURS ET SYSTEMES LOGIQUES- IHEC - 1BI - A.U 2024-2025 FONCTIONNEMENT DU MICROPROCESSEUR  Les indicateurs d’état sont activés lorsqu’une certaine condition est remplie, par exemple :  Le flag Z est mis à 1 lorsque la dernière opération a fournit un résultat nul  Le flag C est mis à 1 lorsque le résultat d’une addition possède une retenue,...  En fonction de l’état d’un ou plusieurs flags, le programme se poursuit de manière différente ARCHITECTURE DES ORDINATEURS ET SYSTEMES LOGIQUES- IHEC - 1BI - A.U 2024-2025 FONCTIONNEMENT DU MICROPROCESSEUR  Toutes les étapes (lecture de l’instruction, décodage, exécution) sont synchronisées par un séquenceur qui assure le bon déroulement des opérations  Le séquenceur est dirigé par l’horloge qui délivre un signal de fréquence donnée permettant d’enchaîner les différentes étapes d’exécution de l’instruction ARCHITECTURE DES ORDINATEURS ET SYSTEMES LOGIQUES- IHEC - 1BI - A.U 2024-2025