Čipová Sada PDF

Chipset Created @January 12, 2025 4:13 PM Tags Čipová Sada Hlavní logický integrovaný obvod základní desky Má za úkol řídit komunikace mezi procesorem a ostatními zařízeními Integrovány řadiče těchto zařízení Po...

Chipset Created @January 12, 2025 4:13 PM Tags Čipová Sada Hlavní logický integrovaný obvod základní desky Má za úkol řídit komunikace mezi procesorem a ostatními zařízeními Integrovány řadiče těchto zařízení Pomocí řídicích signálů řídí činnost jed. zařízení Operační Paměti Grafické Karty Komunikaci jedmotlivých sběrnic a rozhrání,... Sběrnice jsou uspořídany Hiearchicky Od nejrychlejší (Napč. FSB) po nejpomalejší (např. ISA) Obsahuje adaptéry (tzv. mosty) pro propojení různých sběrnic mezi sebou V max. míře podporuje výkon CPU a dalších komponent S novou architekturou CPU vzniká i nový chipset Odvíjí se od ní základní parametry MB Typ a rychlost CPU, OP, rozhrání a sběrnice pro rozšiřující karty, stabilita systému,..... Můžeme rozdělit na Chipset s.... Obvody severního a jižního mostu integrovaným řadičem paměti v CPU Chipset 1  Integrovaným severním mostem Mosty Rozdělení do dvou samostatných chipů, jež jsou součástí MB North Bridge - Serverní Most South Bridge - Jižní Most Propojení čipů je pomocí speciální sběrnice Severní Most North Bridge Nazýcán také MCH (Memory Controller Hub) Chipset 2  Rozbočovač řadiče paměti Komunikuje přímo s CPU, operační pamětí a grafickou kartou (AGP / PCI Express x16) Také s jižním mostem pomocí speciální sběrnice Může obsahovat integrovaný grafický čip Název čipové sady bývá odvozen od názvu tohoto čipu Propojení s CPU pomocí FSB (Front Side Bus) 64 Bit (8B) Od základní frekvence této sběrnice se odvíjí taktovací frekvence CPU a Operační Paměti 133, 200, 266, 333, 400 MHz Během jednoho CLK dokáže přenést data 4x Přenos s náběžnou i sestupnou hranou CLK Využití 2 datových kanálů (Čtení a zápis) QPB - Quad Pumped Bus (533, 800, 1066, 1333, 1600 Mhz) V případě víceprocesorového systému, sdílejí CPU sběrnici FSB Následkem může být snížení přenosové rychlosti pro jednotlivé CPU Nemožnost komunikace CPU přímo mezi sebou Nejsou přímo propojeni pomocí FSB (nyní -> System Bus (Frontside Bus) ) Obecná přenosová rychlost [GT/s] Počet přenosů (Tam a zpátky) za sekundu 1 Transfer -> Přenesení dat o velikosti šířky sběrnice [B] Max. 1,6GT/s -> 12,8GT/s Jižní Most South Bridge Chipset 3  Nazýván také ICH (Input/Output Controller Hub) Rozbočovač řadičů vstupů a výstupů Pomalejší než North Bridge Umožňuje připojení periférních zařízení k MB Obsahuje Řadiče rozhrání disků ATA, SATA, eSATA, RAID Řadiče rozhrání USB, PS/2m Firewire, disketová mechanika, RS-232 Řídí komunikaci na Sběrnici PCI, PCI Express pro připojení rozšiřujících karet K obvodu může být také připojen Zvukový Adaptér Paměťový Obvod Integrovaný Síťový Adaptér Propojeno pomocí DMI s MCH DMI -> Direct Media Interface Datová Posloupnost: DMI 1.0 -> 2.5 GT/s DMI 2.0 -> 5 GT/s DMI 3.0 -> 8 GT/s Chipset s Integrovaným Řadičem OP Nové značení pro severní most - IOH Input/Output Hub Přesun řadiče OP z IOH do CPU Chipset 4  Místo FSB se objevuje QPI QuickPath Interconnect Nárůst rychlosti komunikace CPU a IOH Podpora PCI Express x16 2.0 Řadič Grafické Sběrnice Minimální vzdálenost řadiče OP od CPU (mm/cm) Rychlejší komunikace (Menší zpoždění, vyšší frekvence) odolnější proti chybám vzniklých při přenosu Stejná technologie výroby jako u CPU S rychlostí CPU, roste i rychlost řadiče Lepší kompabilita s OP a spolehlivost Pro daný CPU je řadič OP stejný, čipová sada ale může být jiná Lepší Chlazení Díky integraci v CPU - Aktivní Chlazení Každý CPU má vlastní paměťový prostor Rychlejší komunikace CPU s OP U FSB nebylo možné - OP byla sdílená Nevýhodou je vyšší teplo vyzářené z CPU Vyšší ztrátový zákon (TDP) Quickpath Interconnect Umožňuje komunikaci více CPU přímo mezi sebou Serverové procesory Intel Xeon Full Duplex 2x 20 Bit (Příchozí a odchozí komunikace) 16 bit pro přenos dat, zbylé pro detekci chyb a řízení komunikace Chipset 5  Datová propustnost až 6,4GT/s v jednom směru Možnost dosáhnout přenosové rychlosti až 25,6GB/s Nejrychlejší FSB (1600 MHz) max. 12,8GB/s (Pro oba směry) Propustnost sběrnice je k dispozici pouze pro periférie OP nijak tuto sběrnici nezavažují - řízený integrovaným řadičem v CPU Každý IOH obsahuje 2 QPI Využití jednoho IOH Pro každý procesor vlastní QPI Využití dvou IOH Pro každý procesor vlastní IOH 2x IOH Každý IOH komunikuje s jiným CPU Navzájem tak propojeny QPI Pro připojení většího počtu grafických karet ICH se připojuje pouze k jednomu IOH ESI (Enterprise SouthBridge Interface) DMI Sběrnice přes PCI Express x4 Čipová Sada s plně integrovaným NorthBridge Kromě řadiče OP je zde integrován také řadič grafické sběrnice DDR3 a výš PCI Express x16 2.0 a výš MB nově obsahuje PCH Platform Controller Hub Propojeno s CPU pomocí DMI Zastává funkci jižního mostu Č Chipset 6  Čipová Sada - AMD APU Accelerated Processing Unit Integrovaný severní most do CPU FCH Fusion Controller Hub Jižní Most HyperTransport Obdoba QPI Chipset 7