Digitaltechnik 5

Erhöhung der Kapazität des kurzfristigen Datenspeichers eines Systems.

Ein D-Flipflop speichert ein einzelnes Bit an Information.

Schaltung, in der mehrere D-Flipflops hintereinander geschaltet sind, um mehrere Bits zu speichern.

Alle Flipflops ändern ihren Zustand gleichzeitig mit einem gemeinsamen Taktsignal.

Daten bewegen sich in jedem Taktzyklus einen Schritt durch das Schieberegister.

Operation, bei der Bits in einer Zahl nach links oder rechts verschoben werden.

Im Taktzyklus werden 4-Bit-Daten um ein Bit nach rechts oder links geschoben.

Eine Linksverschiebung entspricht im Prinzip einer Multiplikation mit 2.

Eine Rechtsverschiebung entspricht im Prinzip einer Division durch 2.

Ein Register, bei dem das zuerst hinzugefügte Element als erstes entnommen wird.

4 Bit Schieberegister

Shifting in Sofware

Verwenden eines zusätzlichen Schieberegisters, um die Ausgangspins zu erweitern.

Ein zweites Schieberegister wird hinzugefügt.

Das Schieberegister und das Speicherregister werden von getrennten Takten gesteuert.

Dient zum Verschieben der Daten.

Kopiert alle Daten gleichzeitig vom Schieberegister.

Ein Ausgaberegister, bei dem der interne Zustand des Schieberegisters nicht direkt zugänglich ist.

Die Daten werden zuerst in das Schieberegister geladen und dann per Takt in das Latched Outputregister kopiert.

SIPO Shift register

Ein Register, das parallele Eingänge laden und seriell ausgeben kann, um die Anzahl der benötigten GPIOs zu reduzieren.

Ein D-Flipflop, das intern aus einem SR-Flipflop besteht, wobei die SR-Eingänge für asynchrone parallele Dateneingabe genutzt werden können.

Ein Schieberegister, das parallele Daten lädt und diese dann sequenziell (nacheinander) ausgibt.

Der Controller steuert die Ausgabe der Bits aus dem Register in seinem eigenen, passenden Takt.

Ein PISO-Shift-Register (Parallel-In, Serial-Out) ist eine digitale Schaltung, die parallele Daten in serielle Daten umwandelt. Es nimmt mehrere Eingabebits gleichzeitig auf und gibt sie nacheinander über eine einzige serielle Leitung aus.

Der Zustand eines Speichers, wenn er initial noch keine definierten Daten enthält.

Ein Problem, bei dem der Ausgang eines Geräts beim ersten Start undefinierte Werte liefert.

Speicher, der seine Daten verliert, sobald die Stromversorgung unterbrochen wird (z.B. SRAM, DRAM).

Ein Pin, der verwendet wird, um die Ausgänge eines Geräts gezielt zu aktivieren oder zu deaktivieren.

Den Output Enable Pin so einstellen, dass er standardmäßig deaktiviert ist, bis gültige Daten geladen wurden.

Ein SIPO-Shift-Register (Serial-In, Parallel-Out) mit einem OE-Pin (Output Enable) ermöglicht die steuerbare Aktivierung oder Deaktivierung der Ausgänge.

Problem, wenn einige Pins im neutralen Zustand HIGH statt LOW sind.

Externe Wechselrichter können verwendet werden, um HIGH-Signale in LOW-Signale umzukehren.

Anstatt den Ausgang auf LOW zu setzen, wird er intern getrennt.

Der Output Enable (OE) Pin ermöglicht das Deaktivieren der Ausgänge.

Ein Pin im High-Z Zustand verhält sich, als wäre er physisch nicht angeschlossen.

Ein Pin in High-Z kann durch externe Beschaltung (z.B. Widerstände) in einen definierten Zustand (HIGH oder LOW) gezogen werden.

Ein Ausgang, der drei Zustände annehmen kann: HIGH, LOW und High-Z (unverbunden).

Ein Zustand, in dem der Ausgang eines Pins weder High noch Low ist, sondern hochohmig.

Ein Gatter mit einem Eingang (I), einem Ausgang (O) und einem Steuersignal (G).

Widerstände, die einen Pin entweder auf HIGH (Pull-up) oder LOW (Pull-down) ziehen.

In CMOS-Schaltungen ist ein 'floating' Zustand undefiniert und kann zu unvorhersehbarem Verhalten führen.

Der Ausgang muss aktiv in Richtung eines bestimmten Signals gezogen werden, da er sonst undefiniert sein kann.

Statisches RAM, das seinen Zustand beibehält, solange es mit Strom versorgt wird.

Schneller Speicher, ideal für Caches und CPU-Register.

Eine spezielle Hardwareschaltung, die im Hintergrund die DRAM-Auffrischungen durchführt, um Datenverlust zu verhindern.

DRAM ist langsamer und komplizierter zu betreiben als andere Speichertechnologien, da es ständige Aktualisierung benötigt. Dafür ist er aber günstiger als andere

Eine Single-Bit-DRAM-Zelle (Dynamic Random Access Memory) speichert ein einzelnes Bit an Informationen – entweder eine "1" oder eine "0". Sie besteht typischerweise aus einem Transistor und einem Kondensator, wobei der Kondensator die tatsächliche Information speichert. Der Transistor dient dazu, den Kondensator mit der Speichersteuerung zu verbinden, sodass Daten gelesen oder geschrieben werden können.

Mehrere Datenbits gleichzeitig abrufen.

Wählt eine bestimmte Speicherzelle anhand ihrer Adresse aus.

Schaltet ein Signal zu einer bestimmten Speicherzelle.

Anordnung von Speicherzellen in Zeilen und Spalten.

Eine 4-Bit-DRAM-Zelle speichert vier einzelne Bits an Informationen, also eine 4-Bit-Wertigkeit.

Ein Gerät, das sowohl Daten senden als auch empfangen kann.

Ermöglicht das Umschalten zwischen Senden und Empfangen auf einer Datenleitung.

Die Fähigkeit, den Sender abzuschalten, um Daten zu empfangen.

Zwei Tri-State-Puffer, die in entgegengesetzte Richtungen geschaltet sind.

Ein Eingang, der steuert, welcher Puffer aktiv ist und welcher deaktiviert ist.

Der Richtungseingang steuert das Gatter eines Puffers und das invertierte Gatter des anderen, um sicherzustellen, dass nie beide gleichzeitig aktiv sind.

Transceiver Steuerleitung EN entschiedet, ob das Signal durchgelassen wird. EN= 1 gibt das Eingangssignal aus EN=0 Ausgang wird elektrisch getrennt (High Z)

Verwendung eines analogen Sensors zur digitalen Erfassung einer externen Spannung.

Einrichtung zur Feststellung, ob ein Füllstand einen bestimmten Pegel über- oder unterschreitet.

Ein System, das unterschiedliche Schwellenwerte für steigende und fallende Signale verwendet.

Ist der Eingangspegel niedrig, ist der Schwellenwert höher als normal.

Ist der Eingangspegel hoch, ist der Schwellenwert niedriger als normal.

Verhindert schnelles Hin- und Herschalten (Oszillation) um einen Schwellenwert.

Ein Schaltkreis, der unterschiedliche Spannungsschwellen für steigende und fallende Signale verwendet.

Die Spannung, bei der ein Schmitt-Trigger von einem niedrigen Zustand in einen hohen Zustand wechselt.

Die Spannung, bei der ein Schmitt-Trigger von einem hohen Zustand in einen niedrigen Zustand wechselt.

Digital zu analog Digitale Stichprobe in 4-Bit d.h. mit Werten von 0...15 Versorgungsspannung beträgt 5V d.h. wir wollen eine lineare entsprechende Ausgangsspannung aus 0V...5V Anzahl der Werte wird durch die Anzahl der diskreten Zustände, bestimmt die wir eingeben

Ein DAC (Digital-Analog-Wandler), der Widerstände mit den Werten R und 2R verwendet.

Je höher die Auflösung, desto genauer müssen die Widerstandswerte sein.

Ein R2R-Netzwerk ist eine spezielle Art von Widerstandsteilern, die aus nur zwei Widerstandswerten bestehen: R und 2R. Diese Netzwerke werden hauptsächlich in der digitalen Elektronik verwendet, insbesondere in Digital-zu-Analog-Wandlern (DAC) und Analog-zu-Digital-Wandlern (ADC), um digitale Signale in analoge Signale umzuwandeln oder umgekehrt.

Wandelt analoge Signale in digitale Werte um.

Nutzt eine binäre Suche, um den analogen Wert zu bestimmen.

Ergebnis muss im Bereich 0...2ⁿ-1 liegen Probieren den mittleren Wert aus und vergleichen ihn mit der Eingabestichprobe Passen obere und untere Grenze an und führen eine binäre Suche nach dem richtigen Wert durch Sobald wir konvergiert sind, kennen wir das richtige Ergebnis

-> Im Mittelpunkt einer sukzessiven Annäherung ADC ist die SAR, die diese binäre Steuerungslogik enthält -> Weitere Unterkomponente ist ein DAC, wo wir das aufgenaute R2R Netzwerk nutzen können -> 4-Bit Version SAR ->Zwei Register mit 4-Bit, halten die aktuelle Untere und Oberegrenze Beim Zurücksetzen initialisieren wir die untere Grenze mit 0000 und die obere Grenze mit 1111

->Brauchen Möglichkeit, den Durchschnittswert der unteren und oberen Grenze zu berechnen m= l+u/2 ->Können eine vollständige Addierschaltung verwenden ->Division durch 2: ist eine Verschiebung nach rechts um 1 Bit, können das LSB der Summe einfach verwerfen und nur die oberen 4 von 5 resultierenden Bits verwenden

->Benötigen eine Möglichkeit, die untere und obere Grenze auf den aktuellen Mittelpunkt zu setzen ->Welche (untere und obere) eingestellt wird, muss extern bestimmt werden (durch Komparator) ->Bei einem Taktimpuls geben wir den berechneten Mittelpunkt für die D Eingabe zurück

->Brauchen Möglichkeit, um festzustellen, wann wir fertig sind ->Entweder l=u oder l+1=u ->Können uns die letzte Vermutung merken ->Fertiger SAR: DAC und einfacher Komparator, der auf niedrige/hohe Linie zurückführt, funktioniert alles