Registres MIPS et Gestion des IRQ

Les IRQ (Interrupt ReQuest) sont des signaux électriques qui indiquent un événement particulier, comme la réception d'une donnée ou la fin d'un processus. Ces signaux sont émis par les contrôleurs de périphériques pour prévenir le processeur de l'évènement.

L'ISR (Interrupt Service Routine) est un programme spécial qui est exécuté par le noyau en réponse à une interruption (IRQ). L'ISR traite l'événement qui a provoqué l'interruption et effectue les actions nécessaires pour répondre à l'événement.

Le routage des interruptions permet de déterminer quelle ISR est exécutée en réponse à une interruption. Chaque IRQ est associée à une ISR spécifique.

Le masquage des interruptions permet d'empêcher le processeur de recevoir des interruptions spécifiques. Cela peut être utilisé pour éviter les interruptions indésirables ou pour gérer des situations critiques.

L'ICU (Interrupt Controller Unit) est un composant qui gère les interruptions provenant des périphériques. L'ICU reçoit les IRQ des périphériques et les transmet au processeur.

Le TIMER est un périphérique qui génère des interruptions périodiquement. Le TIMER est utilisé pour mesurer le temps et pour planifier des tâches.

Le TTY est un terminal de texte utilisé pour interagir avec le système d'exploitation. Le TTY est un périphérique qui reçoit les entrées de l'utilisateur et affiche les sorties du système.

Les registres sont des emplacements de mémoire qui stockent des informations spécifiques. Le Contrôleur de périphérique utilise des registres pour communiquer avec le processeur.

La routine appelée lors d'une interruption.

Le composant qui combine les IRQ de différents périphériques en un seul signal envoyé au processeur.

Registre contenant les bits d'état des IRQ, indiquant lesquelles sont actives.

Registre contenant les bits de masquage des IRQ, déterminant lesquelles sont ignorées.

Registre contenant le numéro de l'IRQ active la plus prioritaire.

Le bit HWI0 dans le registre c0_status est utilisé pour contrôler le masquage des interruptions (IRQ). Si HWI0 est à 0, l'IRQ est masquée et la sortie du AND est 0.

Le registre ICU_MASK est utilisé pour configurer l'activation ou la désactivation des interruptions provenant des contrôleurs de périphériques. Cependant, il n'est pas directement modifiable. Des registres séparés, ICU_SET et ICU_CLEAR, sont utilisés pour modifier le contenu de ICU_MASK.

Le vecteur d'interruption est utilisé pour associer chaque numéro d'IRQ à une ISR (Interrupt Service Routine) et son périphérique associé. Il est constitué de deux tableaux, IRQ_VECTOR_ISR[] et IRQ_VECTOR_DEV[], chacun avec 32 cases correspondant aux différentes IRQ.

Le signal IRQ est activé quand l'ICU détecte une interruption provenant d'un contrôleur de périphérique. C'est le signe qu'une interruption doit être traitée.

Lorsque l'IRQ est activée, le MIPS interromp son programme en cours et saute à l'adresse 0x80000180, correspondant à l'ISR 'kentry'. Simultanément, l'adresse de retour (PC+4) est enregistrée dans C0_EPC et l'état du processeur (c0_status) est mis à jour pour indiquer que l'exception est en cours de traitement.

L'état de l'IRQ est contrôlé par le bit IE (Interrupt Enable) de c0_status. Le bit IE est un bit de contrôle global qui active ou désactive la réception des IRQ par le processeur.

Le bit EXL (Exception Level) de c0_status est utilisé pour contrôler le niveau d'exception. Lorsque EXL=1, les interruptions sont masquées.

Les registres de l'unité de commande des interruptions (ICU) sont mappés dans une partie de l'espace d'adressage inaccessible en mode utilisateur.

L'acronyme IRQ signifie Interrupt Request, ou requête d'interruption en français.

Une IRQ, ou requête d'interruption, est un signal électrique à deux états : levé (actif) ou baissé (inactif). Levée signifie que l'interruption est demandée.

Les IRQ sont des signaux électriques qui relient les contrôleurs de périphériques (comme un terminal TTY) aux processeurs.

Masquer une IRQ signifie bloquer le signal entre sa source et sa destination. L'IRQ est toujours levée, mais le processeur ne la reçoit pas.

Le composant ICU et le processeur MIPS peuvent masquer une IRQ.

Une ISR (Interrupt Service Routine) est une fonction C appelée en réponse à une interruption. Elle gère l'événement qui a déclenché l'IRQ.

Les IRQ provenant des TTYs et du TIMER sont connectées à des entrées spécifiques de l'ICU.

Le tableau IRQ_VECTOR_ISR[] est utilisé pour stocker les adresses des fonctions ISR associées à chaque IRQ. Chaque case du tableau correspond à un numéro d'IRQ, et la valeur dans la case est l'adresse de la fonction ISR à appeler pour cet IRQ.

Le tableau IRQ_VECTOR_DEV[] stocke le numéro d'instance du périphérique associé à chaque IRQ. Cela permet de distinguer les périphériques multiples qui partagent la même IRQ.

Le coprocesseur 0 est utilisé pour gérer les interruptions et les exceptions dans le MIPS. Il comprend des registres dédiés à la gestion des états d'interruption.

Le registre c0_status (aussi appelé c0_sr) contrôle l'activation et la désactivation des interruptions. Le bit HWI0 de ce registre est spécifiquement utilisé pour le masquage des interruptions.

Le registre c0_cause contient des informations sur la raison de l'entrée dans le noyau, que ce soit par une interruption, une exception ou un appel système.

Les bits UM (User Mode), IE (Interruption Enable) et EXL (Exception Level) dans les registres c0_status et c0_cause identifient le mode d'exécution du processeur. Ils déterminent si le processeur est en mode utilisateur (User Mode), si les interruptions sont activées, et si le processeur est en mode exceptionnel.

Les registres des contrôleurs de périphériques sont situés à des adresses spécifiques dans l'espace d'adressage du système. Le noyau connaît ces adresses en utilisant des tables de mapping qui associent les adresses physiques des périphériques à des adresses logiques utilisées par le noyau.

Le Kernel utilise les informations stockées dans les tables IRQ_VECTOR_ISR[] et IRQ_VECTOR_DEV[] pour savoir quel ISR appeler et quel périphérique est à l'origine de l'interruption.

Le registre ICU_MASK est utilisé pour filtrer les interruptions reçues par le processeur. Pour recevoir uniquement les interruptions des 4 TTYs, il faut mettre à 1 les bits 10, 11, 12 et 13 du registre ICU_MASK. Cela revient à écrire 0b00000000.00000000.00111100.00000000, soit 0x00003C00 en héxadécimal.

L'écriture directe dans le registre ICU_MASK n'est pas possible. Pour activer une interruption, il faut écrire 1 dans le bit correspondant du registre ICU_SET.

Pour démasquer uniquement le TTY1 et le TIMER, et masquer le TTY0, on doit activer les bits 2 et 14 du registre ICU_SET (pour TTY1 et TIMER) et désactiver le bit 5 du registre ICU_CLEAR (pour TTY0).

Le registre ICU_MASK détermine quelles interruptions sont transmises au processeur. Chaque bit du registre représente une interruption spécifique. La valeur de chaque bit indique si l'interruption est active (1) ou masquée (0).

L'ICU (interrupt controller unit) gère les interruptions provenant des périphériques. Le registre ICU_MASK est un registre clé de l'ICU, car il permet de déterminer quelles interruptions sont transmises au processeur.