09.6.6- Norme de mémoire DDR5

Introduction à la DDR5

• La DDR5 (Double Data Rate 5 SDRAM) est la cinquième génération de mémoire vive dynamique synchrone à double débit de données.
• Elle a été initiée en 2017 par JEDEC avec la contribution de fournisseurs clés, dont Kingston.
• La DDR5 est conçue pour offrir des performances accrues, une consommation réduite et une intégrité des données améliorée.
• Elle a été lancée en 2021.

Vitesse de démarrage

• La DDR5 offre une vitesse de démarrage de 4 800 MT/s, supérieure à la DDR4 qui plafonne à 3 200 MT/s.
• Cela représente une augmentation de 50 % de la bande passante.
• Les vitesses standard de la DDR5 devraient atteindre jusqu'à 8 800 MT/s et au-delà.

Consommation et efficacité énergétiques

• La DDR5 consomme environ 20 % moins d'énergie que la DDR4 (1,1 V contre 1,2 V).
• Cela permet de préserver l'autonomie de la batterie des ordinateurs portables et de fournir un avantage pour les serveurs d'entreprise fonctionnant en continu.

Circuit intégré de gestion de l’alimentation (PMIC)

• Les modules DDR5 intègrent des PMIC pour réguler l'alimentation des composants (DRAM, registre, hub SPD, etc.).
• Le PMIC utilise 12 V pour les modules de classe serveur et 5 V pour les modules de classe PC.
• Cela améliore la distribution de l'alimentation, l'intégrité du signal et réduit le bruit.

Hub SPD

• La DDR5 utilise un nouveau dispositif qui intègre l'EEPROM Serial Presence Detect (SPD) avec des fonctions de hub supplémentaires.
• Il gère l'accès au contrôleur externe et découple la charge mémoire sur le bus interne de l'externe.

Sous-canaux

• La DDR5 divise le module de mémoire en deux sous-canaux indépendants adressables sur 32 bits.
• Cela augmente l'efficacité et réduit les latences des accès aux données pour le contrôleur de mémoire.
• La largeur de données du module DDR5 est de 64 bits, mais sa décomposition en deux canaux adressables de 32 bits augmente les performances globales.
• Pour les mémoires de classe serveur (RDIMM), 8 bits sont ajoutés à chaque sous-canal pour le support ECC, soit un total de 40 bits par sous-canal, ou 80 bits par rang.
• Les modules Dual Rank disposent de quatre sous-canaux de 32 bits.

Clé du module

• L'encoche au centre du module sert de clé, s'alignant sur les sockets DDR5 afin d'empêcher l'installation de modules incompatibles.
• Les clés des modules DDR5 diffèrent selon les types de modules : UDIMM et RDIMM.

ECC sur puce

• L'ECC sur puce corrige les erreurs de bits dans la puce DRAM.
• Cette fonctionnalité augmente la fiabilité et réduit les taux de défaillances en corrigeant les erreurs à l'intérieur de la puce.
• Elle ne corrige pas les erreurs extérieures à la puce ni celles qui se produisent sur le bus entre le module et le contrôleur de mémoire.

Capteurs de température

• Les modules DDR5 RDIMM de classe serveur sont équipés de capteurs de température.
• Ils permettent un contrôle plus précis du refroidissement du système, évitant ainsi l'étranglement des performances observé dans la DDR4 avec les températures élevées.

Banques et longueur des rafales

• La DDR5 double le nombre de banques de 16 à 32, ce qui permet d'ouvrir plus de pages à la fois et d'augmenter l'efficacité.
• La longueur minimale des rafales passe de 8 à 16, ce qui améliore l'efficacité du bus de données et réduit le nombre de lectures/écritures.

Rafraîchissements améliorés

• La DDR5 introduit la commande SAME-BANK Refresh, qui permet de rafraîchir une seule banque par groupe de banques plutôt que toutes les banques.
• Cela améliore davantage les performances et l'efficacité.

Égalisation dynamique à rétroaction (DFE)

• La DDR5 utilise l'égalisation dynamique à rétroaction (DFE) pour garantir une intégrité du signal stable et fiable sur le module, nécessaire pour une large bande passante.

Formats de modules

• Les modules DDR5 sont incompatibles avec les systèmes DDR4 en raison de modifications importantes.
• L'emplacement de la clé (encoche au centre) a été déplacé pour éviter l'installation dans des sockets incompatibles.
• Les formats incluent :
  • DIMM ECC Registered (RDIMM)
  • DIMM Multiplexer Combined Ranks (MCRDIMM)
  • DIMM Multi-Ranked buffered (MRDIMM)
  • DIMM ECC unbuffered (ECC UDIMM)
  • SODIMM ECC Unbuffered (ECC SODIMM)
  • DIMM non ECC unbuffered (UDIMM)
  • SODIMM non ECC unbuffered (SODIMM)
  • DIMM Clocked Unbuffered (CUDIMM)
  • SODIMM Clocked Unbuffered (CSODIMM)
  • Module mémoire attaché par compression (CAMM2)

Spécifications des normes industrielles JEDEC

• Débits de données : 3 600 à 8 800 MT/s.
• Densités de DRAM monolithique : 8 Go, 16 Go, 24 Go, 32 Go, 48 Go, 64 Go.
• Tension : 1,1 V (VDD/VDDQ), 1,8 V (VPP).
• Architecture centrale : 32 banques (8 groupes de banques) ou 16 banques (4 groupes de banques).
• Longueur de rafale : BL16 / BC8 / BL32 (en option).
• ECC sur puce (ODECC) : Contrôle d'erreur et scrub SEC 128b+8b.
• Inversion de bus : Inversion commande/adresse (CAI).
• Commandes REFRESH : Toutes les banques et la même banque.