Untitled Quiz

Introduction à l'Architecture Avancée des Processeurs

• Ce cours porte sur l'architecture avancée des processeurs, couvrant des sujets tels que l'architecture simple d'un processeur, ses composants internes (unité de contrôle, unité de traitement, bus internes, etc.), le fonctionnement du processeur, le cycle d'instruction, l'architecture RISC contre CISC, les différents types de jeu d'instructions, les modes d'adressage, le pipeline, processeurs superscalaires, le parallélisme des processeurs, l'évolution des processeurs, la mémoire cache, la taille et le nombre des registres internes des processeurs, et les architectures multicœurs.

Architecture Simple d'un Processeur

• Un processeur est un circuit logique effectuant des traitements sur une séquence d'instructions. Il comprend : l'unité de contrôle, l'unité arithmétique et logique (UAL), la mémoire et les registres internes, et l'unité d'entrées/sorties. Ces composants fonctionnent en interaction via un bus interne.

Composants internes du Processeur

• Unité de Contrôle (UC): Gère et synchronise l'exécution des instructions.
• Unité Arithmétique Logique (UAL): Effectue les opérations arithmétiques et logiques.
• Mémoire et Registres internes : Stockent les données et les instructions. Les registres sont des zones de stockage rapides.
• Entrées/Sorties (E/S): Communiquent avec le reste du système.
• Bus internes: Permettent la communication entre les différents composants.

Bus Interne

• Le bus est un système de transfert de données entre les unités fonctionnelles du processeur.
• Trois types de bus :
• Bus de données (Data Bus): Bidirectionnel pour lire et écrire des données.
• Bus d'adresses (Address Bus): Permet d'identifier les composants pour lire/écrire les données.
• Bus de contrôle (Control Bus): Ensemble de signaux identifiant le type d'action (lecture, écriture, etc).
• Les bus se caractérisent par leur largeur et leur vitesse.

Unité de Traitement

• Chargée des opérations arithmétiques et logiques.
• Au minimum, elle contient des registres généraux, un accumulateur, et une UAL.
• L'UAL effectue les opérations suivant les signaux de commande.
- En fonction de l'opération, le résultat est fourni et un registre d'état est mis à jour (résultat = 0, positif / négatif, débordement, etc).

Registres Générales et Accumulateur

• Stockage temporaire pour données transitant entre l'unité de traitement et l'extérieur.
• Permettent un accès plus rapide aux données.
• L'accumulateur stocke principalement les opérandes et résultats de l'UAL.

Unité de Contrôle

• Un circuit logique séquentiel réalisant un automate fini.
• Gère la commande et la gestion des constituants de l'ordinateur (contrôle des échanges, gestion de l'enchaînement des instructions, etc).
• Contient : registre d'instruction (RI), compteur ordinal (CO), séquenceur, décodeur de codes d'opérations, registre d'état, et horloge.
• La cadence de l'exécution des instructions est pilotée par l'horloge.

Registres de l'Unité de Contrôle

• Registre d'instruction (RI) : Contient l'instruction en cours d'exécution.
• Compteur ordinal (CO) : Enregistre l'adresse de l'instruction suivante.
• Séquenceur : Génère les signaux de commande pour l'exécution des instructions.

Registre d'État

• Contient des indicateurs (flags) sur l'état du processeur.
• Ces indicateurs sont mis à jour par les instructions.
• Par exemple, le bit Z (Zero) est mis à 1 si le résultat est nul, le bit C (Carry) s'il y a une retenue, le bit N (Négatif) si le résultat est négatif, et le bit V (Dépassement) si le résultat dépasse la capacité.
• Ces flags sont importants pour les branchements conditionnels.

Mémoire Cache

• Stockage temporaire d'instructions et de données fréquemment utilisées.
• Réduit les temps d'accès à la mémoire principale (RAM).
• Différents niveaux de cache (L1, L2, L3) avec des vitesses différentes.

Fonctionnement du Processeur (Modèle de Von Neumann)

• Unification des différentes représentations : codage binaire (algèbre de Boole).
• Stockage des résultats intermédiaires et des opérations elles-mêmes en mémoire.
• Représentation des opérations élémentaires (instructions) formant des programmes stockés en mémoire pour l'exécution (possibilité de plusieurs exécutions).
• Rupture de séquence pour la prise de décisions basées sur les résultats intermédiaires.
• Instructions affectant/utilisant le contenu de la mémoire, registres, ou aucun d'eux.

Cycle d'Instruction

• Le processeur exécute cycliquement : récupération de l'instruction et mise à jour du PC, décodage, récupération des données (fetch2), exécution de l'instruction, écriture du résultat et modification des conditions, repositionnement sur l'instruction suivante.
• Chaque étape est gérée par le séquenceur et transformée en ordres internes.

Architecture RISC contre CISC

• CISC (Complex Instruction Set Computer): Une seule instruction peut correspondre à plusieurs opérations élémentaires. Taille et temps d'exécution variables.
• RISC (Reduced Instruction Set Computer): Instructions simples, de même taille et même temps d'exécution. Pipeline pour augmenter la vitesse avec des séquenceurs plus simples.

Jeu d'Instructions

• Ensemble d'instructions machine comprises dans un programme exécutable par un processeur.
• Exemples d'instructions : addition, soustraction, multiplication, division, comparaison, et opérations logiques (AND, XOR, OR).

Mode d'adressage

• Différents modes pour spécifier l'emplacement de données/instructions: direct, immédiat, registre, indirect… etc.
• Importants pour la structure matérielle (UAL, nombre/taille de registres).

Pipeline

• Découpage de l'exécution d'une instruction en plusieurs étapes (par exemple: fetch, decode, execute).
• Plusieurs instructions peuvent être en différentes étapes d'exécution en même temps.

Processeur Superscalaire

• Pipeline permettant de traiter plus d’instructions par cycle.
• Plusieurs unités d’exécution permettant de traiter plusieurs instructions en même temps.

Parallélisme des processeurs

• Utilisation du multiprocessing (CMP), pour la division des tâches et le partage des ressources.
• Utilisation du multithreading (SMT) pour la simultanéité des threads différents

Fonctionnement du Processeur

• Description du rôle de différents composants du processeur ainsi que leurs interactions au sein du processeur.

Évolution des Processseurs

• Présentation de l'intensification de la technologie des transistors (loi de Moore).
• Améliorations en termes de vitesse d'horloge, de taille de gravure, de cache, de quantité de cœurs, et d'architecture de la puce.

Mémoire Cache (Détails)

• Détail sur les différents niveaux de cache (L1,L2, L3).
• Fonctionnement et avantage de la mémoire cache.

Vitesse d'Horloge

• Définition et détails sur les facteurs qui ont une incidence sur la vitesse d'horloge du processeur.

Taille et Nombre de Registres Internes

• Taille et nombre de registres des processeurs (ex: 8086, 80386DX, Pentium...).
• Discussion sur les registres généraux, les floating-point registers et les SIMD.

Taille et Nombre de Registres Internes (Détails)

• Rôle des registres internes dans les performances, expliquant les access à la mémoire, notamment les calculs complexes.
• Spécification de registres : GPR(General Purpose Registers), FPR(Floating Point Registers).

Architecture Standard du Processeur

• Présentation graphique des principales unités d'un processeur(IFU, DEC, ALU, FPU, Pipeline, Registres, Cache L1, Cache L2, Mémoire Centrale).


Processeur Multicœur

• Combinaison de deux ou plus processeurs dans un seul chip.
• Raisons et avantages/inconvénients (p.ex. augmentation de la fréquence, limitations technologiques, architecture, etc.).

Processeurs Graphiques (GPU)

• Unités de calcul spécialisées pour les calculs graphiques (et plus génériques).
• Description de leurs architectures massivement parallèles pour des traitements simultanés.
• Différents domaines d'applications : traitement d'images, calcul complexe, gaming, etc.

Fonctionnement d'un GPU (Détails)

• Fonctionnement du vertex pipeline (traitement des vertices en 3D).
• Fonctionnement du pixel pipeline (traitement des pixels, textures, éclairages, brouillons).
• Description des unités de base du GPU (GPC, SM, SP, etc)

Unités de base du GPU (Détails)

• Description de chaque unité (GPU, Stream Processors,Raster Engine, Texture Mapping Unit, Render Output Unit, Polymorph Engines).

Puissance de calcul du GPU

• Différents types de calculs : FP32, FP64
• Mesure de la puissance de calcul du processeur.

Acronymes inséparables du GPU

• Définir et présenter les acronymes clés pour comprendre la programmation des GPU. Par exemple : GPGPU, OpenGL, DirectX, CUDA.

Processeur Numérique de Signal Digital (DSP)

• Unité de traitement spécialisé dans le traitement du signal numérique (TNS).

• Contraintes, contraintes de coût, architectures pour le TNS

Traitement Numérique des Signaux avec DSP

• Plusieurs domaines d'applications (ex filtrage, transformé de Fourier, traitement de parole, traitement spectrale, calculs raipdes). 
- Contraintes à prendre en compte avec (exemple de contraintes temps réel, système embarqué limité)
- Exemple de composants/architectures utilisées avec DSP

Exemple de Produits Utilisant le DSP

• Présenter les différents secteurs utilisant les DSP.

Carte Réseau à DSP Multicœurs

• Description d'une carte réseau à base de DSP multicœur avec ses différents composants (e.g., les différents types de bus, unité de traitement, bus).

Architecture Générale d'un DSP

• Architecture générale d'un DSP avec ses unités de base (Générateur d'adresse, Séquenceur, Mémoire Cache, UAL ou FPU, Multiplieurs, Accumulateurs, Shifter, Bus).

Principaux Composants d'un DSP

• Description et présentation détaillées de chaque bloc et de son rôle au sein du système. (C.à.d CAN, CNA, Horloge/Timers, DMA, DSP Core, etc.)

Architecture du DSP Core (Détails)

• Détail sur les composants du core DSP, incluant Générateur d'adresses, Séquenceur, Unités de Calcul et Logique, Multiplieurs, Accumulateurs, registre de Shift.

Spécialité des DSP

• Organisation de la mémoire, jeu d'instructions (MAC), Ports I/O, organisation du pipeline.

Représentation des Nombres

• Décrire les formats virgule fixe et virgule flottante, en insistant sur les avantages/inconvénients et les cas d'utilisation.

Nombre en Virgule Fixe

• Représentation des nombres en virgule fixe pour le traitement numérique du signal avec les différents exemples et représentations.

Nombre en Virgule Flottante

• Représentation des nombres en virgule flottante pour le traitement numérique du signal et les différents exemples et représentation.

Réalisation d'un Filtre FIR

• Détail sur la réalisation d'un filtre transverse FIR, des multiplications/additions, et des accès mémoire lors de l'exécution.

Réduction du Nombre d'Accès Mémoire

• Optimisation des accès mémoire avec la technique d'adressage circulaire.

Architecture Pipeline

• Explication du concept de pipeline dans l'architecture des DSP, ses différents composants et exemples avec différents types de DSP (avec le nombre d'étage de pipeline dans les différents exemples de DSP).

Exemple de DSP

• Présentation d'exemples concrets de DSP de différents fabricants (par exemple, Lucent, Analog Devices, Motorola, Texas Instruments).

Conclusion

• Résumé des concepts clés abordés dans le cours.